实验二 组合逻辑电路

• 实验目的

1. 掌握组合逻辑电路的功能测试。
2. 验证半加器、比较器的逻辑功能。
3. 设计三人表决电路。

• 实验环境设备及器件

1. 双踪示波器、万用表或者逻辑笔
2. 现代电子技术实验台、Multisim
3. 器件:74LS00（二输入端四与非门）；74LS20（四输入端双与非门）；74LS86（二输入端四异或门）；74LS04（六反相器）；74LS54（四组输入与或非门）

• 实验内容及步骤

1. 测试用异或门和与非门组成的半加器的逻辑功能

由半加器的逻辑表达式可知，半加器 Y是 A、B的异或，而进位 Z是 A、B相与，故半加器可用一个异或门和二个与非门组成如图2.2。

                               S=A'B+AB'=A⊕B                             式1

                                    CO=AB                                    式2

图1

1. 在实验台上用异或门74LS86和与非门74LS00接成以上电路。 A、B接电平开关S，Y、Z接电平显示。
2. 按表2.2要求改变A、B状态，结果填入表中。

输入	A	0	1	0	1
	B	0	0	1	1
输出	Y	0	1	1	0
	Z	0	0	0	1

表1

图2

图3

1. 测试用与或非门和与非门组成的表决器的逻辑功能

                             Z=AB'⋅AC'⋅BC''                             式3

A	0	0	0	0	1	1	1	1
B	0	0	1	1	0	0	1	1
C	0	1	0	1	0	1	0	1
Z	0	0	0	1	0	1	1	1

表2

图4

四、实验分析及反馈

1. Multisim可以使用逻辑变换器快速简便的得到逻辑电路的真值表，实验中可以采用逻辑笔进行测试。
2. 半加器的逻辑功能与理论一致

根据实验可以画出电路的真值表，然后写出逻辑表达式，搭建逻辑电路，最后测试逻辑电路的正确与否，如果不正确，重新返回设计逻辑电路，判断哪里出现错误。