只读存储器，并行存储器

一、只读存储器概述

只读存储器（Read-Only Memory，ROM）以非破坏性读出方式工作，只能读出无法写入信息。信息一旦写入后就固定下来，即使切断电源，信息也不会丢失，所以又称为固定存储器。

ROM所存数据通常是装入整机前写入的，整机工作过程中只能读出，不像随机存储器能快速方便地改写存储内容。ROM所存数据稳定 ，断电后所存数据也不会改变，并且结构较简单，使用方便，因而常用于存储各种固定程序和数据。

二、只读存储器的类型

1、掩模 ROM ( MROM )——只可读

这种ROM是由制造厂家利用一种掩膜技术写入程序的，掩膜ROM制成后，用户不能修改，根据制造工艺可以将它们分为MOS型和双极型两种。MOS型ROM功耗小、速度慢，适用于一般微机系统；而双极型则速度快、功耗大，适用于速度较高的计算机系统。

上图是掩膜型ROM构成的原理图,图中是个简单的4x4位MOS（或双极型）管ROM，采用单译码结构，A0、A1译码后可译出四种状态，输出4条选择线，可分别选中4个单元，每个单元有4位输出。图中所示的矩阵中，在行和列的交点，有的连有MOS管，有的没有，这是工厂根据用户提供的数据对芯片图形（掩膜）进行二次光刻所决定的，所以称为掩膜ROM。

MOS型ROM， 行列选择线交叉处有 MOS 管为“ 1 ” ，行列选择线交叉处无 MOS 管为“ 0 ”

2、PROM (一次性编程)

可编程只读存储器 （英语：Programmable read-only memory），缩写为 PROM 或 FPROM，是一种电脑存储记忆晶片，它允许使用称为PROM编程器的硬件将数据写入设备中。在PROM被编程后，它就只能专用那些数据，并且不能被再编程，这种记忆体用作永久存放程式之用。通常会用于电子游戏机、或电子词典这类可翻译语言的产品之上。

采用破坏性编程，且只能编程一次，如果编程有错误，只能重新购买芯片。

3、EPROM (多次性编程 )

EPROM采用N型沟道浮动栅MOS电路，需要保存0，D端加正电压，形成浮动栅，需要保存1，D端不加正电压，不形成浮动栅。

 

编程完成后，EPROM只能用强紫外线照射来擦除。通过封装顶部能看见硅片的透明窗口，很容易识别EPROM，这个窗口同时用来进行紫外线擦除。可以将EPROM的玻璃窗对准阳光直射一段时间就可以擦除。

4、Flash Memory (闪速型存储器)

快闪存储器（英语：flash memory），是一种电子式可清除程序化只读存储器的形式，允许在操作中被多次擦或写的存储器。这种科技主要用于一般性数据存储，以及在计算机与其他数字产品间交换传输数据，如储存卡与U盘。

闪存是一种非易失性存储器，即断电数据也不会丢失。因为闪存不像RAM（随机存取存储器）一样以字节为单位改写数据，因此不能取代RAM。

闪存卡（Flash Card）是利用闪存（Flash Memory）技术达到存储电子信息的存储器，一般应用在数码相机，掌上电脑，MP3等小型数码产品中作为存储介质，所以样子小巧，有如一张卡片，所以称之为闪存卡。

 

 

一、并行存储器

由于CPU和主存储器之间在速度上是不匹配的，这种情况便成为限制高速计算机设计的主要问题。为了提高CPU和主存之间的数据传输率，除了主存采用更高速的技术来缩短读出时间外，还可以采用并行技术的存储器。

1、双端口存储器

（1）双端口存储器的逻辑结构

 

双端口存储器由于同一个存储器具有两组相互独立的读写控制电路而得名。由于进行并行的独立操作，因而是一种高速工作的存储器，在科研和工程中非常有用。举例说明， 双端口存储器IDT7133的逻辑框图。

 （2）无冲突读写控制：当两个端口的地址不相同时，在两个端口上进行读写操作，一定不会发生冲突。当任一端口被选中驱动时，就可对整个存储器进行存取，每一个端口都有自己的片选控制(CE)和输出驱动控制(OE)。读操作时，端口的OE(低电平有效)打开输出驱动器，由存储矩阵读出的数据就出现在I/O线上。

（3）有冲突读写控制：当两个端口同时存取存储器同一存储单元时，便发生读写冲突。为解决此问题，特设置了BUSY标志。在这种情况下，片上的判断逻辑可以决定对哪个端口优先进行读写操作，而对另一个被延迟的端口置BUSY标志(BUSY变为低电平),即暂时关闭此端口。

（4）判断冲突的判断方式有以下两种。

①如果地址匹配且在CE之前有效，片上的控制逻辑在CEL和CER之间进行判断来选择端口(CE判断)。

②如果CE在地址匹配之前变低，片上的控制逻辑在左、右地址间进行判断来选择端口(地址有效判断)。

无论采用哪种判断方式，延迟端口的BUSY标志都将置位而关闭此端口，而当允许存取的端口完成操作时，延迟端口BUSY标志才进行复位而打开此端口。

2、多模块交叉存储器

1.存储器的模块化组织

一个由若干个模块组成的主存储器是线性编址的。这些地址在各模块中如何安排，有两种方式:种是顺序方式， 一种是交叉方式。

在顺序方式中某个模块进行存取时，其他模块不工作。而某一模块出现故障时， 其他模块可以照常工作。 另外通过增添模块来扩充存储器容量也比较方便。但顺序方式的缺点是各模块一个接一个串行工作，因此存储器的带宽受到了限制。

采用交叉方式寻址的存储器。用地址码的低位字段经过译码选择不同的模块，而高位字段指向相应模块内的存储字。这样，连续地址分布在相邻的不同模块内，而同一个模块内的地址都是不连续的。因此，从定性分析，对连′续字的成块传送，交叉方式的存储器可以实现多模块流水式并行存取，大大提高存储器的带宽。由于CPU的速度比主存快，假如能同时从主存取出n条指令，这必然会提高机器的运行速度。多模块交叉存储器就是基于这种思想提出来的。

 

二、cacte基本原理

1. cache的功能

是为了解决CPU和主存之间速度不匹配而采用的一项重要技术。其原理基于程序运行过程中的空间局部性和时间局部性特征。

解决CPU和主存之间的速度不匹配问题，一般采用高速的SRAM构成，CPU和主存之间的速度差别很大采用两级或多级Cache系统早期的一级Cache在CPU内，二级在主板上，现在的CPU内带L1 Cache和L2 Cache全由硬件调度，对用户透明。

2. cache的基本原理

cache 除包含SRAM外，还要有控制逻辑。若cache在CPU芯片外，它的控制逻辑一般与主存控制逻辑合成在一起， 称为主存/chace 控制器:若cache 在CPU内，则由CPU提供它的控制逻辑。

CPU与cache 之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。二个块由若干字组成， 是定长的。当CPU读取内存中一个字时， 便发出此字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在cache中:若是，则cache命中，此字立即传送给CPU;若非，则cache缺失(未命中)，用主存读周期把此字从主存读出送到CPU,与此同时，把含有这个字的整个数据块从主存读出送到cache中。