- 博客(192)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 解决Error (169281)、Error (169282)报错问题，QuartusII设置Virtual Pin虚拟管脚的详细操作方法
解决配置Virtua Pin管脚的问题。
2024-04-17 15:33:43
50
转载 转载！—quartus联合modelsim仿真，修改Quartus工程部分代码后，不关闭modelsim ，重新仿真
不关闭modelsim，但修改了QuartusII中的代码，重新编译和仿真。
2024-04-15 18:21:13
8
原创 QuartusII联合Modelsim仿真中最好不要将tb文件设置为顶层，以避免compile错误
不将tb.v文件置于QuartusII的顶层。
2024-04-03 16:51:38
326
原创 解决Quartus与modelsim联合仿真问题：# Error loading design解决，是tb文件中没加：`timescale 1ns/1ns
解决：使用quartusII和modelsim联合仿真调用fifo完成。
2024-04-01 18:44:14
680
原创 Quartus新建一个工程流程+QuartusII18.0l与Modelsim10.5版本的联合仿真案例成功：3-8通路三态门输出
Quartus新建一个工程流程+QuartusII18.0l与Modelsim10.5版本的联合仿真案例成功：3-8通路三态门输出
2024-04-01 11:30:21
406
原创 [XSIM 43-3238] Failed to link the design.以简化的RiscCpu设计为例来解决这个问题！
解决：[XSIM 43-3238] Failed to link the design.这个在vivado中得到解决！
2024-02-27 15:09:50
368
原创 16-Verilog实现二线制I2C CMOS串行EEPROM的读写操作
使用Verilog实现二进制I2C CMOS串行EEPROM的读写操作
2024-02-05 10:29:32
1251
原创 13-设计可综合状态机的指导原则，本文对于Verilog设计方法学至关重要！
解决：设计可综合状态机的指导原则！解决：设计各种基础的组合逻辑电路和时序逻辑电路！解决：如何设计有实用价值的高性能的数字逻辑电路系统！
2024-01-17 17:59:39
885
原创 12-同步状态机的结构以及Mealy和Moore状态机的区别，Verilog实现有限状态机的4种方式，以及总结有限状态机设计的一般步骤
解决：同步状态机的结构以及Mealy和Moore状态机的区别，Verilog实现有限状态机的4种方式，以及总结有限状态机设计的一般步骤
2024-01-16 12:26:25
412
原创 解决电脑蓝屏问题：SYSTEM_THREAD_EXCEPTION_NOT_HANDLED，回到系统还原点
解决电脑蓝屏问题：SYSTEM_THREAD_EXCEPTION_NOT_HANDLED
2023-11-30 19:58:58
2078
转载 verilog流水线实现的优势
通过将大量的逻辑功能划分成多个小的功能模块，并使用寄存器进行数据传输，可以实现在一个时钟周期内完成多个操作。但是要注意的是，流水线设计需要仔细考虑寄存器的位置、时钟管理等细节问题，以确保设计的正确性和可靠性。3，在每个时钟周期内，将输入数据传输到下一个功能模块，并将上一个功能模块的输出数据存储到寄存器中；4，易于并行处理：由于每个功能模块都是独立的，因此可以很容易地实现并行处理，进一步提高系统的性能。3，模块化设计：每个功能模块都是独立的，可以单独进行设计和验证，提高了设计的可维护性和可重用性；
2023-11-15 22:40:54
71
16-I2CCMOSEEPROM的addr.dat和data.dat
2024-02-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人