1.容量为 64 块的 Cache 采用组相联映射方式,字块大小为 128 个字,每 4 块为一组。如果主存为 4K 块,且按字编址,那么主存地址和主存标记的位数分别为( )。
A.16,6 B.17,6 C.18,8 D .19,8
答案:D
解析:主存地址位数:每个字块有128字(2^7字),主存4K块(2^(19)字),由于是按字编地,因此主存地址有19位
主存标记位数:每四块为一组,Cache容量为64块,总组数为64/4=16=2^4组,因此组地址为q=4位,字块大小为128字(2^7),字块内地址b=7,组相连映射中,主存字块标记位数=主存地址位数-组地址位数-字块内地址位数,即19-4-7=8.
2.某容量为 256MB 的存储器由若干 4M×8 位的 DRAM 芯片构成,该 DRAM 芯片的地址引脚和数据引脚总数是( )。
A.19 B.22 C.30 D.36
答案:A
解析:DRAM芯片为4M=2^22,即22根地址线,但DRAM有地址复用的性质,因此减半为11根,
数据引脚:8位,8根,11+8=19根
3.float 类型(即 IEEE754 标准中的单精度浮点数格式)能表示的最大整数是( )。
A.2^126-2^103 B.2^127-2^104 C.2^127-2^105 D.2^128-2^104
答案:D
解析:IEEE754标准单精度浮点格式:1位符号位,8位阶码(含阶符),23位尾数,要表示最大整数,符号位为0,表示正数,8为阶码,除去阶符外,能表示的最大真值为111,1111即十进制的127,即:将最后的尾数扩大2^127倍。
要表示最大整数,尾数部分应为11111111111,默认最高位隐藏一个1,因此该值为1.111,1111,1111 , 化简:根据1.1(二进制)=2^1-2^(-1),1.11(二进制)=2^1-2^(-2).......以此类推得出1.11111111111=2^1-2^(-23), 最后将阶码扩大的倍数乘入该尾数:2^(127)*(2^(1)-2^(-23)=2^128-2^104
4.设指令由取指、分析、执行 3 个子部件完成,每个子部件的工作周期均为∆ t,采用常规标量流水线处理器。若连续执行 l0 条指令,则需要的时间为( )。
A.8∆t B.10∆t C.12∆t D.14∆t
答案:C
解析:取指∆t+分析∆t+连续执行10+10∆t=12∆t
5.若单译码方式的地址输入线为 6,则译码输出线有( )根,那么双译码方式有输出线( )根。A.64,16 B.64,32 C.32,16 D.16,64
答案:A
解析:单译码方式:输入为n,输出为2^n,n为6,输出线64根,双译码方式:由单译码方式易得结果有64种,即8×8输出线为8+8=16根。
6.下列说法正确的是( )。
A.当机器采用补码表示时,0 有两种编码方式
B.当机器采用原码表示时,0 有两种编码方式
C.当机器采用反码表示时,0 有一种编码方式
D.无论机器数采用何种码表示,0 都有两种编码方式
答案:B
解析:0的真值为0,原码:[+0.0000]原=0.0000,[-0.0000]原=1.0000,分为正负零,补码:正零不变,负零在原码的基础上取反+1,补码:[+0.0000]补=0.0000,[-0.0000]补=10.0000=0.0000,只有一种编码方式,反码:[+0.0000]反=0.0000,[-0.0000]反=1.1111,两种方式。
7.常用的(n,k)海明码中,冗余位的位数为( )。
A.n+k B.n-k C.n D.k
答案:B
解析:(n,k)海明码指的是数据位为k位,检验位(冗余位)为n-k位的海明码,因此冗余位为n-k
8.假设变址寄存器 R 的内容为 1000H,指令中的形式地址为 2000H:地址 1000H 中的内容为 2000H,地址 2000H 中的内容为 3000H,地址 3000H 中的内容为 4000H,则变址寻址方式下访问到的操作数是( )。
A.1000H B.2000H C.3000H D.4000H
答案:D
解析:操作数设为N,变址寄存器R的内容为A,形式地址为B,N=(A+B)=(1000H+2000H)=(3000H),即3000H这个地址的内容,为4000H。
9.已知计算机 A 的时钟频率为 800MHz,假定某程序在计算机 A 上运行需要 12s。现在硬件设计人员想设计计算机 B,希望该程序在 B 上的运行时间能缩短为 8s,使用新技术后可使 B 的时钟频率大幅度提高,但在 B 上运行该程序所需要的时钟周期数为在 A 上的1.5 倍。那么,机器 B 的时钟频率至少应为( )能运到所希望的要求。
A.800MHz B.1.2 GHz C.1.5GHz D.1.8GHz
解析:引入公式:时钟周期数 = 时钟频率 × 运行时间,在A上:
A的时钟周期数=800MHz×12s,由题意:B的时钟周期数为A的1.5倍,
B的时钟周期数=800MHz×12s×1.5=B时钟频率×B运行时间=B时钟频率×8s,
解出B的时钟频率为1800MHz,单位换算1GHz=1000MHz,得1.8GHz
10.完整的计算机系统应该包括( )。
A.运算器、存储器、控制器
B.外部设备和主机
C.主机和应用程序
D.主机、外部设备、配套的软件系统
答案:D
11.一次总线事务中,主设备只需给出一个首地址,从设备就能从首地址开始的若干连续单元读出或写入多个数据。这种总线事务方式称为( )。
A.并行传输 B.串行传输 C.突发传输 D.同步传输
答案:C
12.下列部件中,CPU 存取速度由慢到快的排列顺序正确的是( )。
A.外存、主存、Cache、寄存器
B.外存、主存、寄存器、Cache
C.外存、Cache、寄存器、主存
D.主存、Cache、寄存器、外存
答案:A
13.微程序控制器中,机器指令与微指令的关系是( )。
A.一条机器指令由一条微指令来执行
B.一条机器指令由一段用微指令编成的微程序来解释执行
C.一段机器指令组成的程序可由一个微程序来执行
D.每一条微指令由一条机器指令来解释执行
答案:B
14.在程序执行过程中,( )控制计算机的运行总是处于取指令、分析指令和执行指令的循环之中。A.控制器 B.CPU C.指令存储器 D.指令译码器
答案:A
15.中断服务程序的最后一条指令是( )。
A.转移指令 B.出栈指令 C.中断返回指令 D.开中断指令
答案:C
16.在补码加减交替除法中,参加操作的数和商符分别是( )。
A.绝对值的补码在形成商值的过程中自动形成
B.补码在形成商值的过程中自动形成
C.补码由两数符号位“异或”形成
D.绝对值的补码由两数符号位“异或”形成
答案:B
17.在各种寻址方式中,指令的地址码字段可能的情况有( )。
I.寄存器编号 Ⅱ.设备端口地址 Ⅲ.存储器的单元地址 Ⅳ.数值
A. I、Ⅱ B. I、Ⅱ、Ⅲ C. I、Ⅲ D.I、Ⅱ、Ⅲ、IV
答案:D
18.采用指令 Cache 与数据 Cache 分离的主要目的是( )。
A.降低 Cache 的缺失损失
B.提高 Cache 的命中率
C.降低 CPU 平均访存时间
D.减少指令流水线资源冲突
答案:D
19.总线的半同步通信方式是( )。
A.既不采用时钟信号,也不采用握手信号
B.只采用时钟信号,不采用握手信号
C.不采用时钟信号,只采用握手信号
D.既采用时钟信号,又采用握手信号
答案:D
20.冯·诺依曼型计算机的设计思想主要有( )。
1.存储程序 Ⅱ.二进制表示 Ⅲ.微程序方式 Ⅳ.局部性原理
A. I,Ⅲ B.Ⅱ,Ⅲ C.Ⅱ,Ⅳ D.I,Ⅱ
答案:D
21.在统一编址的方式下,存储单元和 I/O 设备是靠( )米区分的。
A.不同的地址码
B.不同的地址线
C.不同的指令
D.不同的数据线
答案:A