- 博客(4)
- 收藏
- 关注
RSS订阅原创 【先挖坑，懂了再来填】遇到一个dsp和fpga交互的问题
最近遇到一个dsp和fpga交互的问题，虽然问题已经解决，但是原因还是没弄太懂，先挖一个坑，以后再填，或者看过这篇博文知道的答案的，希望能指教一二。 问题是这样的：dsp通过emif外挂了三个外设：sdram，flash，fpga，dsp和fpga也是通过emif进行交互，其中dsp是主，fpga为从处理器，控制emif交互的有CE，AOE，AWE三根控制线，和16跟地址线，32根数据线。
2014-12-15 11:35:39
5848
转载 The art of counting in fpga
转载至fpga4fun，觉得对重新理解fpga很好，而且从来没有在中文网站上看到这种东西，而且讲的通俗易懂，以后多看点英文网站。先转下来备忘。。 （1）Binary counters The simplest of counters A fast and efficient binary counter can be built using a couple of Verilog l
2014-12-14 10:06:07
682
原创 verilog实现串口
主要记录自己在利用verilog实现串口的时候一些简单的介绍和遇到问题和思考。备忘 1、串口传输格式，可以百度，有很多也很简单。串口分为两部分，一个收，一个发。所以在verilog实现时可以把这两部分分开。也就是两个fifo配套收和发的.v文件，可以实现一个串口。一般人实现串口的都是这么想的吧。下面是文件的层级结构： 2、当然是coding了。写串口的代码。主要贴一下收和
2014-12-13 15:54:15
3014
原创 基于MATLAB生成ROM查找表的DDS-中频载波实现
主要是通过matlab生成mif的形式，再在fpga中直接读取mif中数据，来生成载波。。
2014-12-13 15:28:25
5180
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人