【先挖坑，懂了再来填】遇到一个dsp和fpga交互的问题

最新推荐文章于 2024-07-07 17:54:22 发布
最新推荐文章于 2024-07-07 17:54:22 发布
阅读量5.8k 收藏 20
点赞数 2
分类专栏： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wenchenggan/article/details/41941753
版权
本文记录了一次在DSP与FPGA交互过程中遇到的问题，问题表现为当FPGA预先加载程序时，DSP尝试写入SDRAM会报错。经过观察发现，控制线AOE在大部分时间处于低电平，不正常。解决方案是将AOE连接到寄存器并初始化为高电平，但综合后的RTL图显示AOE被优化掉。进一步分析正确程序的RTL图，发现AOE信号直接进入FPGA的或门，避免了问题的发生。原因可能是DSP在操作EMIF时会检查这三个控制线，低电平可能导致DSP认为EMIF正忙，从而导致错误。
摘要由CSDN通过智能技术生成

最近遇到一个dsp和fpga交互的问题，虽然问题已经解决，但是原因还是没弄太懂，先挖一个坑，以后再填，或者看过这篇博文知道的答案的，希望能指教一二。

 

问题是这样的：dsp通过emif外挂了三个外设：sdram，flash，fpga，dsp和fpga也是通过emif进行交互，其中dsp是主，fpga为从处理器，控制emif交互的有CE，

最低0.47元/天 解锁文章
wenchenggan
关注
专栏目录
DSP28335与FPGA实现150MHZ的高速并行通信，灵活传输数据，实现PWM外扩
dSkzoJwmluK的博客
04-30 642
而通过将这一功能与DSP28335结合，可以更好地利用FPGA的灵活性和DSP的高性能，提高整个系统的控制精度和效率。同时，该通信方式还具有灵活性和可扩展性。该通信方式的最高速率为150MHZ，可以实现将DSP数据传送给FPGA的指定位置，并从FPGA的指定位置读取数据到DSP。在Dsp28335与FPGA的并行通信中，最关键的是数据传输的速率和可靠性。Dsp28335 与FPGA的并行通信（最高速率150MHZ），可以将DSP数据传给FPGA的指定位置，以及从FPGA的指定位置读取数据到DSP。
通过EMIF接口实现FPGA与DSP的高速连接（方法）
AigcFox的博客
12-29 2919
请注意，具体的连接细节和步骤可能会根据所使用的FPGA和DSP型号以及特定的应用需求而有所不同。开发DSP和FPGA上的软件，以实现数据交换和处理。根据系统的具体需求，对FPGA和DSP的接口逻辑进行优化，以减少延迟、提高数据吞吐量或降低资源消耗。它通常支持多种类型的存储器，如SRAM、DRAM、ROM等，以及通过特定的接口与FPGA连接。对于FPGA，需要编程来实现与DSP的接口逻辑，包括地址译码、数据传输、时序控制等。在连接完成后，进行详细的调试和测试，以确保数据能够在DSP和FPGA之间正确传输。
有关TI DSP的EMIF接口的两个问题：地址总线不从零开始问题及寻址范围问题
热门推荐
彬彬有礼的专栏
12-09 1万+
有关TI DSP的两个问题：地址总线不从零开始问题及寻址范围问题  作者： JBB0523（彬彬有礼）    示例芯片：TMS320C6416 EMIF，即ExternalMemoryInterFace ，中文译为外部存储器接口。   EMIF可谓是困扰了我很久的一个接口。当然，相比于SPI，UART，I2C等总线协议来说，EMIF相对来说复杂一些……   ==========
DSP28335与FPGA并行通信: 最高速率150MHZ，实现数据传输与扩展PWM功能的利器，DSP28335与FPGA实现150MHZ的高速并行通信，灵活传输数据，实现PWM外扩
最新发布
nttNShUG的博客
07-07 1795
首先介绍了DSP28335与FPGA之间的通信方式及最高传输速率，并详细说明了如何将DSP数据传输到FPGA的指定位置以及如何从FPGA的指定位置读取数据到DSP。通过对DSP28335与FPGA的并行通信以及利用FPGA来外扩PWM的探讨，本文展示了一种实用而便捷的硬件设计思路。针对利用FPGA外扩PWM的需求，我们将提供详细的操作步骤。Dsp28335 与FPGA的并行通信（最高速率150MHZ），可以将DSP数据传给FPGA的指定位置，以及从FPGA的指定位置读取数据到DSP。
DSP与FPGA通信EMIF代码
09-11
fpga与dsp通信的emif协议，verilog代码，测试成功版本，加载工程根据自己想要修改一番就可以用的，加点分
DSP与FPGA并行通信
10-08
dsp通过xintf与FPGA并行通信，dsp与FPGA程序都有，测试可以使用
DSP_XINTF_FPGA.zip_DSP FPGA 通信_dsp fpga_dsp fpga 异步_site:www.pud
07-14
DSP的XINTF功能和FPGA之间进行异步通信，调试通过，且运行稳定
FPGA与DSP共享外部总线问题
打印/传真嵌入式开发－－张志龙的专栏
08-12 3071
    不知道为什么，FPGA一烧入芯片之后，DSP访问外部总线就无法正常。估计原因出在FPGA的总线上，将原本不是给FPGA的数据当成自己的了。所以DSP无法正常访问。    因为我不是搞硬件的，所以遇到这个问题我也无能为力。不过，已经见识了FPGA的强大功力了，很想好好接触一下。但是事情很多，不知道有没有这个时间学习。     下下周才能上班，要解决这个问题 ，还能花功夫。FPGA还有
DSP和FPGA的双核并行通信方法设计与应用
07-23
为解决雷达信号处理系统双核通信问题，设计了两种DSP和FPGA之间的并行通信方法，分别通过DSP的外部接口XINTF访问FPGA内部FIFO和双口RAM，利用DSP的读写使能信号作为FIFO和RAM的读写时钟信号。通过对两种并行通信方法...
FPGA通过EMIFA接口和DSP通信
04-16
FPGA通过EMIFA接口和OMAPL138中DSP端进行通信，通过系统测试。
基于FPGA+DSP的多串口数据通信的实现
10-23
摘要：串口传输常用于基于FPGA和DSP结构的信号处理板和外部设备之间的数据交换。以GPSRTK定位应用为基础，针对单个串口全双工传输不足以应对多种数据类型同时输入输出的情形，设计并实现了一种面向多串口不同类型
DSP中的基于DSP和FPGA的机器人声控系统设计
10-21
【DSP中的基于DSP和FPGA的机器人声控系统设计】是一种高效的机器人听觉系统解决方案，它摒弃了传统依赖PC机的控制方式，转而利用高性能的数字信号处理芯片（DSP）和现场可编程门阵列（FPGA）来实现更轻便、低功耗的...
FPGA+DSP编码过程
big_face_fat的博客
04-26 660
复位 *rst_ft245(4003)=0x0; delay(10); *rst_ft245bm=0x01; delay(10); 要让ADDR[4…0],XZCS,XWE都有效，只有一个ACTIVE周期，也就是4个DSP主频周期。也就是说RESRT_FT245BM存在4个DSP主频周期，低电平有效。 对于M2CONTROL模块，如图，有 编码初始化 M2_T/R=0, INT_D=1,RESET=0，这是复位的时候 经过初始化编码后 *wrctrl=0x1f1;//1 1111 0001初始化编码
FPGA+DSP解码过程
big_face_fat的博客
04-27 534
解码初始化 *wrctrl=0x1fc;//1 1111 1100 M2T_R=0,M5RST=1,M7RST=1, 其他不变 数据来的时候，TD=1,数据从SDO串行过来，转换16个周期后，SROUT[15…0]就是一个完整的数据 在TD的下降沿，就会输出M2RXWR，输出一个脉冲，进而输入一个写信号WRREG 写入后，M2FE=0， status_edib=*rdstatus; if(checkbit16(status_edib,1)==0) { temp=*rdm2fif
FPGA+DSP的相关设计
qq_40971025的博客
04-08 2303
1.键盘扫描的电路图以及基本原理 如上图所示是一个4*4键盘与单片机连接的基本电路图，行线P10-P13的管脚是输出脚，列线P14-P17是输入脚，开始的时候输出脚都输出低电平，此时读入列线数据，若列线全为高电平则没有键按下，当列线有出现低电平时调用延时程序以此来去除按键抖动。延时完成后再判断是否有低电平，如果此时读入列线数据还是有低电平，则说明确实有键按下。 最后一步确定键值。现在我们以第二行...
用FPGA+DSP实现数据采集的难点与解决方案
qq_31065851的博客
03-20 4413
笔者采采用4片具有六路通道的AD7656芯片来实现24路模拟通道的数据采集。利用该方案实现多通道的数据采集并且完成对前端信号的模数转换的难点在FPGA与AD芯片的时序匹配设计和采样控制逻辑电路设计。 解决方案：图2为采样模块电路的原理图。其中,CONVSTA、B、C连接到一起后接到FPGA上,、W/B、RESET、、RANGE、REF、/S引脚均单独连接到FPGA上进行集中控制,BUSY信号直接送...
DSP/算法/FPGA实现汇总
今日你学左米啊
11-14 3029
DSP/算法/FPGA实现汇总 这篇主要围绕DSP和FPGA的汇总 文章目录DSP/算法/FPGA实现汇总OFDM的FPGA实现基本DSP的FPGA实现自适应滤波(LMS)的FPGA实现小波变换的FPGA实现ZYNQ系列为国赛准备的一些FPGA实现一些Verilog基础和入门一些DSP或信号与系统的笔记结语 OFDM的FPGA实现 FPGA实现OFDM（1）-OFDM原理 主要讲了OFDM的原理 FPGA实现OFDM（二）-整体系统框架 主要讲了整个通信链路其他技术的原理 FPGA实现OFDM（三）- 多码
DSP6455与FPGA交互：EMIFA接口详解
DSP-TI的C6455型号具有一个强大的外部内存接口（EMIFA），使得与FPGA的数据交互变得简单。EMIFA不仅支持多种外部存储器，如SRAM、ROM和FLASH，还能直接与FPGA进行通信。 EMIFA模块的核心功能在于提供了一种高效的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值