- 博客(11)
- 收藏
- 关注
RSS订阅原创 quartus常见错误集锦
Error: Top-level design entity “Verilog1” is undefined原因：顶层模块的module名没有和工程名同名 解决方法：把顶层模块 module名改成和工程名同名，菜单Assignments -> Settings… 打开后点击第一个General选项里，在Top-level entity标签指示下的编辑框里输入你的VHDL文本里的实体名字就O
2016-11-24 20:43:29
4706
原创 作业1：计数器仿真实验作业
计数器在电路复位后会循环的从0值递增计数到最大值，计数最大值是一个循环变化的过程，计数器复位之后，第一次计数最大值是6，然后是7、8、9，然后计数最大值又变成6，如此往复循环。
2016-11-13 16:31:17
4966
1
转载 欢迎使用CSDN-markdown编辑器
欢迎使用Markdown编辑器写博客本Markdown编辑器使用StackEdit修改而来，用它写博客，将会带来全新的体验哦：Markdown和扩展Markdown简洁的语法代码块高亮图片链接和图片上传LaTex数学公式UML序列图和流程图离线写博客导入导出Markdown文件丰富的快捷键快捷键加粗 Ctrl + B 斜体 Ctrl + I 引用 Ctrl
2016-11-13 15:51:12
183
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人