quartus常见错误集锦

Error: Top-level design entity “Verilog1” is undefined

  • 原因:顶层模块的module名没有和工程名同名
  • 解决方法:把顶层模块 module名改成和工程名同名,菜单Assignments -> Settings…
    打开后点击第一个General选项里,在Top-level entity标签指示下的编辑框里输入你的VHDL文本里的实体名字就OK了。

管脚配置界面和bdf里的管脚名称不符

bdf

pin

  • 原因:应该是bdf文件名和实体名称不一致
  • 解决方法:在新建工程时注意,有bdf文件时,工程名、实体名、bdf文件名一致,并且不要跟v文件里的module名重名,这样就不会有问题;在没有bdf文件时,改general下实体名和你的module名一致,不再报错

这里写图片描述

这里写图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值