XJTAG：减少电路板测试时的信号干扰

当需要某种形式的测试夹具将被测试设备（DUT）连接到自动测试设备（ATE）时，两者之间的信号完整性不佳往往会导致测试不可靠。识别和解决这类问题可能会耗费时间，但通过在设计DUT和夹具时遵循一些简单的指导原则，测试稳定性可以得到显着改善。

以边界扫描测试的JTAG测试访问端口（TAP）信号为例，提供解决思路和两个可能的解决方法。

解决思路：减少回路面积

对于低频和直流信号，相对于信号导线的地线可以有所不同而没有明显的副作用。然而，随着信号频率的增加，地线的布线变得越来越重要。对于TAP信号，这通常并不是必需的；减小回路面积是一个很好的方法。

确定回路面积的关键

1. 信号电流从源头到目的地所经过的路线。这通常很容易确定，因为它与信号导线和轨道的路线相同。

2. 信号关联的返回（地）电流从目的地返回到源头所经过的路线。这可能稍微难以确定，但可以假设它尽可能靠近信号。

重要的是要意识到，这不仅涵盖电路板之间的电缆，还包括每个电路板周围电流的路线。为了减小回路面积，应尽量减小信号及其返回电流所围成的物理面积。理想情况下，信号及其返回将直接相邻布线，这在扁平电缆（图1a）或传统的双绞线（图1b）中可以很容易实现。这两种布置都具有较小的回路面积，因此有助于提高信号质量。

当地面电流的回路路径与信号电流的路径不同时，就会形成一个更大的回路面积，导致三个问题：

导致的三个问题

1. 信号更容易受到电磁干扰（EMI）的影响——电缆变成天线，吸收电气噪音。

2. 信号从电缆辐射出去，产生额外的电气噪音，可能干扰其他信号。

3. 随着信号在电缆中传播，特性阻抗发生变化。这会降低信号的质量。

下图展示了一个明显的情况，其中存在更大的回路面积，演示了如果不注意保持信号和回路线靠近，这种情况很容易发生。

解决方法一：

最小化测试夹具的回路面积（接线设计）

测试夹具通常使用许多独立的导线制作，每个信号使用一根导线。虽然这样做可以更容易地连接夹具，但也可能导致电气噪音影响，从而引起信号完整性问题，特别是在使用JTAG时更为明显。

图2展示了测试夹具设计中常见的一些错误：JTAG控制器的地线连接到DUT与TAP信号连接的距离很远；地线和TAP信号电缆之间没有靠近运行。通过进行以下更改。

如图2所示，可以轻松且显著地改进：

1. 在测试夹具中，在尽可能靠近TAP信号测试引脚的位置，添加至少一个地面引脚。这个地面测试引脚不是用于连接主地线来为板卡供电，而是为了在JTAG控制器和板卡之间提供良好的地面连接，以改善信号质量。

2. 对于每个TAP信号，使用包含一个信号和一个地线的双绞线或平行线对。这对于时钟信号（TCK）至关重要，同时对于任何其他连续切换的信号（如TMS、TDI和TDO）也很重要。当JTAG控制器具有固定（硬）地线引脚以及可配置（软）地线引脚时，至少应使用至少一个硬地线连接。

不需要为每个信号/地线对单独设置一个独立的地面测试引脚，而是可以将多个对中的地线核心连接到同一个测试引脚上。无论如何实现，保持地面和信号导线靠近彼此是非常重要的。

如图3所示：

当在DUT上直接使用连接器而不是测试引脚时，仍然可以使用类似的理念。例如，在扁平电缆中分隔信号，使其与地线连接交错排列，是尽可能合理的做法，随着电缆长度的增加，这样做的重要性也增加。如果DUT连接器未设计为允许这种组织方式，则可以通过创建自定义电缆来实现。这可能看起来比必要的复杂化更为复杂；然而，正如先前所述，早期正确处理这一点可以显著降低在测试开发过程中后续故障排查的成本。

解决方法二：

为PCB设计最小化回路面积（板块设计）

即使有一个设计良好的测试夹具和良好的测试信号连接到DUT，如果PCB设计不正确，仍有可能使JTAG测试不可靠。为了确保可以对PCB进行全面和可靠的测试，应在设计阶段考虑其可测试性，而不仅仅是作为事后的想法。设计可测试性（DFT）指南可以涵盖广泛的领域，其中许多重点是改进可以测试的PCB的范围。然而，如果用于实施这些测试的信号没有被考虑，可能会设计出一个可以全面测试但测试本身不可靠的板卡。

对PCB设计的改进可以分为两类：改进连接到板卡的信号和改进板卡内部信号路由。这两者中的第一种应该允许创建一个可以轻松最小化回路面积的测试夹具：

1.当使用测试引脚时，在每个TAP信号测试点附近包含一个地面测试点。如果板卡空间有限，尽量为每对TAP信号包含至少一个地面测试点。

2.当使用将通过扁平电缆连接的连接器时，包含地面引脚，以便在扁平电缆中的每个TAP信号之间有一个地线核心。如果可用引脚数量有限，至少尝试在时钟信号（如TCK）的两侧包含核心地线。

3.最后在将TAP信号的路径留到最后设计：它们只用于测试板卡，那么为什么不首先布线所有功能信号呢？问题在于，这可能导致布线不良的信号，从而使测试不可靠，在最坏的情况下甚至可能需要新的板卡设计，导致额外的费用和延迟。

值得记住的是，TAP信号的时钟频率可能超过20 MHz。这意味着它们应该像其他类似频率的信号一样对待：

1.应根据JTAG DFT指南规定的要求对信号进行正确终端处理。这些遵循标准的良好设计实践，例如尽可能靠近轨道接收端放置平行终端电阻。

2.避免轨道中的突端，并使用缓冲器改善信号的输出。

3.将TAP信号路由在连续的地面或电源平面上。如果其中有断开，则会增加回路面积，使板卡在测试期间更容易出现不可靠性。

图5a展示了TAP信号迹线（红色）穿过地面平面中断的情况，影响了回流电流路径（黑色虚线）。这导致回路面积比最初预期的更大，破坏了信号完整性。尽管图5b中的信号迹线较长，但总回路面积仍然减少，因此如果地面平面无法更改，则这将是首选解决方案。

如图3所示：

总结

通过更加关注信号的回流电流路径，这可以为设计PCB、确定连接器引脚布局以及设计和构建测试夹具提供坚实基础。通过将这一点作为设计过程的一部分考虑，可以避免在开发周期后期出现昂贵和耗时的延迟。