关于ModelSim从quartus自动启动仿真

最新推荐文章于 2023-04-18 00:03:07 发布
最新推荐文章于 2023-04-18 00:03:07 发布
阅读量2.1k 收藏 3
点赞数 1
分类专栏： QUARTUS 文章标签： modelsim quartus 仿真
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/winniezheng/article/details/18622329
版权

实验环境是Quartus 13.0。其他的版本应该差不多。

本篇实际上集中总结了很多我曾经遇到的问题，相信可能也是你的问题。


1. 在建立工程的时候就有要设置要采用的工具软件。这一步如果当时没做，可以在

assignment ==> settings ==> EDA tools settings

在simulation处选择modelsim altera。


2. tools ==> opetions ==> general ==> EDA tool opetions

选择modelsim altera路径，注意要选择到这个文件夹才行。

D:\Altera13\modelsim_ase\win32aloem

最低0.47元/天 解锁文章
程序猿Boris
关注
  • 1
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
Quartus II 18.0 基于Modelsim仿真快速入门
08-29
Modelsim仿真快速入门，基于最新版本Quartus II 18.0版本
基于modelsim的quartus prime pro仿真modelsim块文件
03-14
总结来说，基于ModelSim的Quartus Prime Pro仿真工作流程涉及工程创建、设置仿真环境、代码编译和仿真运行，以及结果分析和调试。熟练掌握这些步骤对于FPGA/CPLD的设计和验证至关重要。通过不断的实践和学习，你将...
modelsim和quartus 联合调试
MeTech--研发专栏
04-16 9699
下面是基于在Altera Quartus II 下如何调用M odelS im  进行仿真的一个实例。 本来想和上一张 modesin 破解应用一起讲解，但是我在写的时候发现太多了，为了清楚明了，我就单独出了一篇。         Quartus II 9.1,modesim 版本为modesim 6.5a，Quartus无法像ISE 那样方便的直接调用ModelSim，而 是需要额外的做一些
verilog学习笔记- 4)Modelsim 软件的安装、使用
vizio.blog.csdn.net
01-04 3151
verilog学习笔记- 4)Modelsim 软件的安装、“正规注册”、使用
Quartus II学习第一天（遇到的所有问题）
weixin_71822305的博客
04-18 922
总结整理，供大家以及我自己参考，国外软件真的太多限制了，每次装好能用就是半天。。。
Quartus中打开ModelSim遇到问题汇总
m0_61693282的博客
11-15 3103
关于ModelSim与Quartus2关联问题
quartusii 仿真时闪退出现does not support cycloneIV报错
fwcg1的博客
12-15 1347
一种报错情况。 之前有人说是安装路径空格问题，我这个不是那种情况，反复卸了十几次，没有效果，最后发现好像是命名的问题。 比如这样（选yes就好）后面那个file好像也要一样 都设置成一样之后就可以正常仿真了。难了俩星期，终于整能用了，希望能帮到你
基于modelsim的quartus prime pro仿真工程文件
03-14
在本压缩包中，我们关注的是如何利用ModelSim进行Quartus Prime Pro的仿真工作。ModelSim是一款强大的VHDL和Verilog仿真器，而Quartus Prime Pro是Altera（现Intel FPGA）提供的综合、编译和调试工具，用于FPGA和...
modelsim与Quartus联合仿真
01-19
详细介绍了在Quartus II中调用modelsim来进行功能仿真和时序仿真，以验证设计结果。
Quartus II 13.0 IP_PLL ModelSim仿真工程
03-31
总的来说，"Quartus II 13.0 IP_PLL ModelSim仿真工程"涵盖了FPGA设计中的重要环节，从IP核的配置到功能仿真，每个步骤都是确保最终硬件实现正确性和可靠性的关键步骤。通过熟练掌握这些工具和技术，设计师能够有效...
ModelSim的简要使用方法
05-19
1．第一次打开 ModelSim 会出现 Welcome to ModelSim 对话框，选取 Create a Project,或者选取 File\New\Project,然后会打开 Create Project 对话框。 2．在 Create Project 对话框中，填写 test 作为 Project Name；选取路径 Project Location 作为 Project 文件的存储目录；保留 Default Library Name 设置 为 work。 3．选取 OK,会看到工作区出现 Project and Library Tab。 4．下一步是添加包含设计单元的文件，在工作区的 Project page 中，点击鼠标 右键，选取 Add File to Project。 5．在这次练习中我们加两个文件，点击 Add File to Project 对话框中的 Browse 按钮，打开 ModelSim 安装路径中的 example 目录，选取 counter.v 和 tcounter.v，再选取 Reference from current location，然后点击 OK。 6．在工作区的 Project page 中，单击右键，选取 Compile All。 7．两个文件编译了，鼠标点击 Library Tab 栏，将会看到两个编译了的设计单 元列了出来。看不到就要把 Library 的工作域设为 work。 8．最后一不是导入一个设计单元，双击 Library Tab 中的 counter，将会出现 Sim Tab,其中显示了 counter 设计单元的结构。也可以 Design\Load design 来导入设计。 到这一步通常就开始运行仿真和分析，以及调试设计，不过这些工作在以后 的课程中来完成。结束仿真选取 Design \ End Simulation，结束 Project 选取 File \ Close \ Project。
安装带有插件的软件后导致quartus调用modelsim闪退，许多软件无法打开的解决方法
qq_20034793的博客
10-09 2143
问题来源： 之前在网上安装了一个软件，没留意结果下了许多附带插件，当时也没在意删了完事，结果之后用quartus跑程序发现调用modelsim之后，modelsim会闪退。后来又用Altium designer发现打不开。 解决过程： 1.杀毒.................没效果 2.下360来清理插件。.......................没效果 3..右键此电脑>&...
处理FPGA编译时的问题
zhlw_199008的博客
06-04 7810
这几天在进行FPGA编译时，突然出现了一个之前没有见到过的警告：Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your ...
quartus 自动调用或者联合modelsim仿真流程或者配置
小灰灰的博客
06-23 2344
http://www.cnblogs.com/lsjjob/p/5127974.html，这个也可以参考一下，讲的比较清楚。 一：首先查看如下的界面，此处我是自动选择器件 鼠标右键，然后点击setting， 界面如下：按照如下设置，然后点击ok，然后编译工程文件。 编译完成后会在工程文件夹下生成一个simulation文件夹，simulation->models
Verilog学习笔记3：解决ModelSim闪退的问题
热门推荐
snmplink的博客
01-30 1万+
     当前的Quaruts需要ModelSim进行仿真，但是今天在使用时，不能正常进行时序仿真。直接使用ModelSim进行仿真，只要一仿真，ModelSim就立即退出（闪退）。    从网上多方查找原因，大多说是与“爱奇艺”有关，但是我的计算机中，并没有装爱奇艺。    对Windows进行设置，在启动时，禁用所有应用程序，仍然不能解决问题，网上说要重装计算机了，太麻烦了，继续寻找原因，感觉...
quartus ii中Warning (10236)、Warning (10238)的解决办法
weixin_30325793的博客
07-29 5423
quartus ii中Warning(10236)、Warning (10238)的解决办法 Warning(10236):VerilogHDLImplicitNetwarningatforward_replace.v(16):createdimplicitnetfor"out_1" 将out_1声明为wire型即可，这个问题出现在调用的两个...
(转)Quartus II 中常见Warning 原因及解决方法
delacroix_xu的专栏
01-27 3470
1.Found clock-sensitive change during active clock edge at time on register ""原因：vector source file中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。措施：编辑vector source file2.Veril
modelsim is exiting code 211
weixin_43328536的博客
01-10 852
我遇到的问题是因为crc16组合逻辑输入有高阻态，把高阻修改掉就好了……
modelsim和quartus ii联合仿真
最新发布
09-15
在FPGA学习中，进行联合仿真是验证RTL代码是否正确的重要步骤。其中，Modelsim是一个常用的仿真软件，而Quartus II则是FPGA开发工具。下面是在Quartus II中联合使用Modelsim进行仿真的步骤： 1. 打开Quartus II，选择你的工程文件夹。 2. 导航到"Simulation" -> "Run Simulation Tool" -> "RTL Simulation"。 3. 在弹出的对话框中，选择"Modelsim"作为仿真工具，并确保路径选择正确。 4. 选择适合你的FPGA型号，比如"Cyclone IV E"。 5. 在"Library Language"选项中，选择你的RTL代码的语言，比如"VHDL"或"Verilog"。 6. 最后，选择输出目录的路径，这是Modelsim生成仿真文件的位置。 这样，你就可以通过Quartus II联合调用Modelsim进行仿真了。在仿真过程中，Modelsim会加载你的RTL代码，并提供仿真波形显示和调试功能，以验证你的代码是否按预期工作。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

程序猿Boris

我们都是技术人，我们相互支持

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值