ATE 测试子项的执行顺序

资源定义：
引脚定义：仪器连接芯片的线路ID
timing定义：信号输入时钟
pattern定义：一组输入信号
level定义：信号转换为实际的电流和电压值 1=28A/36V， 0 = 1A/220V
期望值：参考芯片规格，给一个引脚输入一段pattern的子项，得到什么预期结果，输入+输出+比较方法=测试结果

pin引脚分类：
数字引脚：数字信号
模拟引脚：
时序引脚：
电源引脚：给被测芯片供电，到地引脚保证安全。
输入引脚：
输出引脚：

IPC的PCIE插槽上放置不同测试仪器，测试仪器里面的fpga接收信号，将资源映射配置到memory，执行信号=操作memory，接收信号后进行对比。

RM加载：加载timing+pattern+level到memory，请求-预期 map存储。
RM请求输入：接收TPS发送的测试请求，在memory寻找到接口转为scpi命令，执行该命令
RM输出：根据timimg接收和解析返回信号
RM对比：比较输出信号和预期生成完整的测试结果，pass/fail 测试结果数组
RM请求返回：一个测试子项的measurement结果返回给TPS

测试请求=28A输入20ms+XXXV输入XXX毫秒+....。
测试结果=整个过程中输出电流和电压的平均值和峰值。

测试向量=一组操作，每一个操作(对什么引脚做什么信号01010010120)
测试方法=测试子项中的run方法：测试向量中的某一个子项，按照什么timging，根据定义好的level 执行输入信号

测试flow里的subtest选项必选配置=timing+level+vector子项

timing和level的配置在TE设计时候最好设计一些公共资源/抽象

一句话描述：
TE在IDE将timing子配置+level子配置+向量子配置输入给一个测试子项，测试子项在执行过程中通过这三个模型寻找到IPC的某一个pcie通道插槽的测试仪器对接固定的pin脚持续做 SCPI/信号输入，
根据持续output和测试预期判断计算出测试结果返回给TPS/测试子进程。

设计理念：静态模型+运行时，让大模型里的子模型有机组合在运行时进程做数据输入、输出、对比、传输。

ATE里的有机=测试向量+timing+level+通道
测试向量的生产者=芯片设计过程中仿真工具的输出
设计的时候就要知道芯片在接收什么timing+持续level返回什么结果。
芯片规格说明书包含了测试向量的预期

输出+预期=测试结果

软件数据模型
足够小
可随机组合