基本RS触发器和D触发器

一.RS触发器

RS锁存器是时序电路中最基础的，所以务必学的透彻。（注：有些资料上把RS锁存器也称为RS触发器）
RS锁存器，我们可以简单将它理解为一个存储单元，可以存储一位数据（0或者1）。
基本的RS锁存器可以用两个 与非门 或者 或非门 实现：
1.电路图

2.真值表

则真值表为：

说明:
（1）人为规定输出一个是Q，一个是非Q，输出是互斥的。即非Q=P,故第一行为不允许出现的，但在实际电路中可以出现。（虽然我不知道为啥要这样规定。）
（2）对于保持状态的说明：

3.特征方程

二、D触发器
1.为了解决RD和SD同时为0的棘手情况我们先引入RS触发器到D触发器的过渡触发器钟控的RS触发器：


特点：
（1）在RS触发器的基础上增加了两个与非门，和一个CP(Clock Pulse-时钟脉搏)输入端、R、S输入端。只有当CP输入端为1时，钟控的RS触发器才能工作；当CP端输入为0时，与非门C、D关闭，RD、SD等于1，输出Q保持。
（2）我们避免了SD+RD=1的约束条件，但是又新引入了RS=0的新约束条件。

三.钟控的D触发器

为了摆脱约束条件的桎梏，我们对钟控的RS触发器进一步改进，得到了钟控的D触发器。
1.电路图

2.真值表

3.特征方程

经过我们的努力，从基本RS触发器到钟控的RS触发器，再到钟控的D触发器，我们终于摆脱了约束条件的束缚。
说明：钟控的D触发器的D是Delay(延时的缩写)，说明我们输入什么就输出什么，但是经过导线和门电路有延时，输出也会慢输入几拍。

总结：从基本RS电路到钟控的RS电路，再到钟控的D触发器，我们不难发现，我们减少了输入的端口（CP是工作控制端，不视为输入端口），摆脱了约束条件，得到了好用功能强大的D触发器。在此过程中，我们对电路的改进应该是循序渐进，有理有据，即使在没有依据的时候，也应该不断尝试，通过用逻辑表达式，对输入输出进行理论分析，不断改善电路结构。我们应该牢记7种门电路逻辑表达式的真值表等基础的理论知识，按照组合逻辑电路设计的5个步骤循序渐进，求出我们想要的电路。