芯片测试

可测试性设计（Design for Testability, DFT）是一种集成电路设计技术，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。

...................................................................................................................................................................................................

三种基本的测试： 

1. 边界扫描测试；boundary SCAN test。测试目标是IO-PAD，利用jtag接口互连以方便测试。（jtag接口，实现不同芯片之间的互连。这样可以形成整个系统的可测试性设计。） 
2. 内建自测试BIST；（模拟IP的关键功能，可以开发BIST设计。一般情况，BIST造成系统复杂度大大增加。memory IP一般自带BIST，简称MBIST） 

3. 扫描测试（又叫ATPG）。与边界扫描测试的区别，是内部移位寄存器实现的测试数据输入输出。测试目标是std-logic，即标准单元库。（扫描测试和边界扫描，不是一个概念。需要区别对待。内部的触发器，全部要使用带SCAN功能的触发器类型。）

-----------------补充---------------

全速测试at-speed-test（其实是属于扫描测试的一种。只不过测试时钟来源频率更快） 
at-speed 就是实速测试， 主要用于scan测试－即AC测试，和mbist测试。这种测试手段的目的是－测试芯片在其工作频率下是否能正常工作，实速即实际速度。测试时钟往往是由芯片 内部的PLL产生很快的测试时钟，用于实速测试。 

参考：

http://blog.csdn.net/u011729865/article/details/52756474

http://www.eetop.cn/blog/html/52/n-50052.html