2018年01月_ALIFPGA

10月 09月 08月 07月 06月 05月 04月 03月 02月 01月

原创伪差IO分标准

伪差分电平所谓伪差分电平，就是信号在接收端是一个差分的接收器，但其中一端固定接参考电压，而另一端接单端信号线。输入信号电压与参考电压之间进行比较，作为判断输入信号高低的标准。常用的伪差分电平标准有SSTL、HSTL等。如下图所示为HSTL信号电平连接关系图，其中分为CLASSI和CLASS II 。伪差分标准的输出驱动器也是推挽式的结构(push-pull)，而输入是差分的接收器，

2018-01-31 08:50:06 837

原创微带线和带状线

带状线：走在内层(stripline/double stripline),埋在PCB内部的带状走线，如下图所示：蓝色部分是导体，绿色部分是PCB的绝缘电介质，stripline是嵌在两层导体之间的带状导线。因为stripline是嵌在两层导体之间，所以它的电场分布都在两个包它的导体（平面）之间，不会辐射出去能量，也不会受到外部的辐射干扰。但是由于它的周围全是电介质（介电常数

2018-01-29 08:51:47 3160

原创差分IO标准

差分标准和单端IO不同的是，差分电平使用两根信号线来传达信号，这两根信号线在传输过程中如果遇到同样的噪声源(共模噪声)干扰，在接收端，这样的共模噪声会在两个信号相减时消除，这样并不会给接收电平造成影响。在单端信号的传输过程中，信号往往以电源平面或地平面作参考平面，而在差分电平中，由于两根线的电流方向相反，因此两者产生的电磁场相互抵消。向外辐射的地磁波更少，也就是减小了EMI，同样也

2018-01-27 09:46:15 1443

原创单端IO标准

单端标准常用的单端IO标准是LVTTL和LVCMOS。目前业界绝大部分FPGA/CPLD器件的LVCOMS的IO是由CMOS推挽(push-pull)驱动器构成的，这种结构是上面的PMOS管和下面的NMOS管组成的。当PMOS关闭，NMOS打开时，驱动器输出低电平；相反，当NMOS关闭，PMOS打开时，驱动器输出高电平。CMOS驱动器在从输出由高到低的转换过程中，把PMOS

2018-01-26 15:18:51 862

原创信号传输中的振铃

由于任何传输线都不可避免地存在着引线电阻、引线电感和杂散电容，因此，一个标准的脉冲信号在经过较长的传输线后，极易产生上冲和振铃现象。大量的实验表明，引线电阻可使脉冲的平均振幅减小；而杂散电容和引线电感的存在，则是产生上冲和振铃的根本原因。在脉冲前沿上升时间相同的条件下，引线电感越大，上冲及振铃现象就越严重；杂散电容越大，则是波形的上升时间越长；而引线电阻的增加，将使脉冲振幅减小。如果信号传

2018-01-25 09:15:00 13173

原创信号完整性概述

在高速数字设计领域，信号完整性(SI，signal integrity)概念已经被提出来很多年了。而对可编程逻辑器件的设计工程师来说，往往对这个概念没有引起足够的重视。有的人甚至认为，做数字逻辑电路的设计跟这些知识没有什么直接关系，那就非常危险了。任何危险，只要注意他，就可以设法避免他。但事实上，设计工程师在设计过程中没有给SI足够的重视，造成设计不稳定，导致功能无法实现，需要重新

2018-01-24 09:07:29 5613

原创 -3dB的理解

-3dB到底是什么？集成运放-3dB带宽又是什么？以无源高通电路为例，介绍-3dB的意义。输出与输入只比：Au=Uo/Ui=R/(R+1/j*2*PI*f*C)=1/(1+1/j*2*PI*f*R*C)。式中j*j=-1。令fL=1/2*PI*R*CAu=1/(1+fL/jf)=jf/(jf+fL)=(jf/fL)/(1+jf/fL)=(1-jf/f

2018-01-23 08:43:54 24879

转载诺顿定理概述

诺顿定理含独立源的线性电阻单口网络N，就端口特性而言，可以等效为一个电流源和电阻的并联。电流源的电流等于单口网络从外部短路时的端口电流isc；电阻R0是单口网络内全部独立源为零值时所得网络N0的等效电阻。诺顿定理与戴维南定理互为对偶的定理。定理指出，一个含有独立电源线性二端网络N, 就其外部状态而言,可以用一个独立电流源isc和一个松弛二端网络N0的并联组合来等效。其中，isc是网络N的短

2018-01-17 10:24:25 7619

原创全差分运放阻抗匹配计算（四）

最近在使用全差分运放AD8132对高频和低频信号进行处理过程中，一度对全差分运放再度陌生，在对芯片资料进行详细阅读分析以及参考网络博客的过程中，逐渐揭开了全差分运放的神秘面纱。全差分放大器 (FDA)：即指输入和输出都是差分信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。在使用中，单端信号输入差分信号输出。

2018-01-15 09:18:51 1660

转载戴维南定理

戴维南定理对于含独立源，线性电阻和线性受控源的单口网络（二端网络），都可以用一个电压源与电阻相串联的单口网络（二端网络）来等效，这个电压源的电压，就是此单口网络（二端网络）的开路电压，这个串联电阻就是从此单口网络（二端网络）两端看进去，当网络内部所有独立源均置零以后的等效电阻。uoc 称为开路电压。Ro称为戴维南等效电阻。在电子电路中，当单口网络视为电源时，常称此电阻为输出电阻，常用Ro表

2018-01-11 09:47:22 5273

原创全差分运放阻抗匹配计算（三）

最近在使用全差分运放AD8132对高频和低频信号进行处理过程中，一度对全差分运放再度陌生，在对芯片资料进行详细阅读分析以及参考网络博客的过程中，逐渐揭开了全差分运放的神秘面纱。全差分放大器 (FDA)：即指输入和输出都是差分信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。单端信号输入差分信号输出的应用，其端接电阻值极端就比较繁

2018-01-10 08:55:44 2319

原创全差分运放阻抗匹配计算（二）

最近在使用全差分运放AD8132对高频和低频信号进行处理过程中，一度对全差分运放再度陌生，在对芯片资料进行详细阅读分析以及参考网络博客的过程中，逐渐揭开了全差分运放的神秘面纱。全差分放大器 (FDA)：即指输入和输出都是差分信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。差分输入差分输出。此种应用对于端接电阻以及增益计算比较简

2018-01-08 09:36:57 1896

原创全差分运放阻抗匹配计算（一）

2018-01-05 09:16:09 7688

原创 FPGA的年龄

FPGA的年龄1984年，Xilinx公司发布了第一个FPGA(但直到1985年这些器件才真正发货)。尽管这些器件比当时那些简单的可编程逻辑器件(PLD)复杂的多，但大多数数字设计工程师却仅仅用这些器件去实现粘合逻辑(glue-logic)、非常简单的状态机和相当有限的数据处理等。事情的发展真是太快了。今天，FPGA已经是最令人激动的器件类型之一。除了具有可编程的体系结构外(正是这

2018-01-03 07:54:51 2631

原创 VerilogHDL编译预处理

编译预处理语句编译预处理是VerilogHDL编译系统的一个组成部分，指编译系统会对一些特殊命令进行预处理，然后将预处理结果和源程序一起在进行通常的编译处理。以”`” (反引号)开始的某些标识符是编译预处理语句。在Verilog HDL语言编译时，特定的编译指令在整个编译过程中有效(编译过程可跨越多个文件)，直到遇到其他不同的编译程序指令。常用的编译预处理语句如下：(1)`defi

2018-01-02 09:11:46 1149