DDR3和MIPI和HDMI硬件设计注意事项

一、DDR3硬件设计
1.同组数据要求分配到FPGA同一个DQ组
2.DDR网络、FPGA端引脚分配要求分配到差分信号对的A端口

二、HDMI接口硬件设计
1.差分、等长、差分对的间距
2.MIPI与HDMI功能复用情况下做好电平匹配

四对差分对（三队信号，一对时钟）走线对内误差在5mil之内，对与对差分误差控制在10mil之内。同时，对与对间距为15mil，空间允许的情况下尽量拉开，减少串扰。

三、MIPI接口硬件设计
1.伪MIPI接口，以及真MIPI接口差异
2.FPGA的BANK电压
3.MIPI输入端要接100R电阻