![](https://img-blog.csdnimg.cn/20201014180756780.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
sverilog
文章平均质量分 58
wuhenge120
这个作者很懒,什么都没留下…
展开
-
跨时钟域信号同步
1111转载 2022-08-23 21:45:21 · 1058 阅读 · 1 评论 -
systemverilog package 学习
uvm中package 两个功能:1)用于代码分发release,代码封装,提高了代码的重用性(reuseability)2)提供了对代码元素访问权限的控制机制(类似命令空间概念)package 提供在不同代码块中共享的生命空间,可以定义如下内容:typedef /struct/ import/ task/ function/ const/ parameter/localparameter/class等;并且可以通过import 被导入到module/interface/pro.原创 2022-06-28 22:13:55 · 391 阅读 · 0 评论 -
uvm/sverilog中package的使用
1、测试代码 a.pkg 常见错误如下: 1)在package里include 一个interface.sv文件,出错如下,所以在package里不能include 一个interface;2)在package里看不到另外一个package,b_pkg is not a package。 所以在一个package里直接import一个package是找不到的,即使在前面已经include了这个package。3)package里include另外...原创 2021-08-29 14:21:56 · 5666 阅读 · 0 评论