本文是DDR4颗粒入门知识,在此基础上添加了一些自己的理解,希望对自己更深入地了解DDR有所帮助,同时也希望能够帮助到有需要的同学。
1、 DDR4 基本管脚和概念
1)基本管脚
注:对于3D SDRAM,其还有C0-C1-C2管脚,来决定有多少logical rank组成;logical rank概念的引入是为了增加memory的容量。
2)rank /bank 概念
DDR4 最大可支持128个bank,其中通过C2:C0来区分成8个rank,然后每个logical rank 有根据BG【1:0】 和BA【1:0】 可划分4个bank group,每个bank group包含4个bank。
logical rank的选择通过管脚C0-C1-C2来决定。
其中bank group和bank的关系如下:(bank group组成一个logical Rank,Rank内部公用CS_n片选信号)
以3D 4H stacked sdram为例:
3)ddr memory 模型和DDR 预取
ddr 内部memory array和和IO口是如何对应起来的呢?
引用其他博客的链接和图如下: