关于时钟体系和各类时钟部件

最新推荐文章于 2021-07-27 00:00:13 发布

wwd574000815

最新推荐文章于 2021-07-27 00:00:13 发布

阅读量1.2k

点赞数

分类专栏：嵌入式linux应用开发完全手册文章标签： asynchronous timer c 存储工作 input

本文链接：https://blog.csdn.net/wwd574000815/article/details/6194905

版权

本文详细探讨了时钟体系的结构，包括不同类型的时钟部件，如异步时钟、定时器等，并阐述了它们在工作原理和存储输入方面的重要性。

摘要由CSDN通过智能技术生成

写在前面：觉得这章比较简单，没有花较大篇幅来讲，很多寄存器的相关用法可以参照S3C2440的官方手册，很容易看懂
1系统时钟
(1) FCLK：用于CPU核
HCLK：用于AHB总线上设备：CPU核、存储器控制器、中断控制器、LCD控制器、DMA和USB主机模块
PCLK：用于APB总线上设备：WATCHDOG、IIS、I2C、PWM定时器、MMC接口、ADC、UART、GPIO、RTC和SPI
(2 )开发板时钟频率为12 MHZ,通过PLL提高系统时钟：MPLL和UPLL（S3C2440）；UPLL用于USB设备，MPLL用于FCLK、HCLK、PLCK
(3 )上电→FCLK=Fin（外部输入时钟）→设置MPLL（Lock Time:长短由寄存器LOCKTIME设定）→新的时钟输出正常
(4)几个重要寄存器
MPLLCON寄存器用于设置FCLK与Fin的倍数
CLKDIVN寄存器用于设置FCLK、HCLK、PCLK三者的比例
2 PWM定时器
(1)5个16位的定时器，其中定时器0、1、2、3有PWM功能，即它们都有一个输出引脚，可以通过定时器来控制引脚周期性的高、低电平变化；定时器4没有输出引脚
（2）PLCK→2个8位预分频器（定时器0、1共用第一个定时器2、3、4共用第二个；输出2分频，4分频，8分频，16分频或者外部时钟TCLK0/TCLK1）
TCFG0：经过分频器出来的时钟频率：PLCK/（TCFG0或TCFG0+1）