HDLbits笔记-Shift Registers
4-bit shift register
题目:设计一个4-bit移位寄存器(右移),采用异步复位,同步load,enable模式。
(1)复位后,移位寄存器输出0;
(2)load为高电平,将data[3:0]数据load进移位寄存器;
(3)ena为高电平,移位寄存器右移一位;
(4)q作为移位寄存器的输出;
如果load和ena信号同时有效,load信号优先级较高。
module top_module(
input clk,
input areset, // async active
原创
2021-04-13 19:45:02 ·
511 阅读 ·
0 评论