FPGA verilog基本外设练习（六）- 以太网通信模块

最新推荐文章于 2024-03-10 12:58:50 发布
VIP文章 最新推荐文章于 2024-03-10 12:58:50 发布
阅读量4.3k 收藏 45
点赞数 2
分类专栏： fpga 开源硬件 文章标签： 以太网 fpga verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/WYH19951010/article/details/116351883
版权

以太网模块

1、实验任务

上位机通过网口调试助手发送数据给FPGA,FPGA开发板通过以太网接口接收数据，并将接收到的数据发送给上位机，完成以太网数据的环回。

2、硬件模块

采用的是黑金的AN8211模块，和黑金的开发板。连接如下：

在这里插入图片描述
在这里插入图片描述

3、理论知识

以太网是目前应用最广泛的局域网通讯方式，同时也是一种协议。以太网协议定义了一系列软件和硬件标准，从而将不同的计算机设备连接在一起。 我们知道串口通信单次只传输一个字节， 而以太网通信是以数据包的形式传输， 其单包数据量达到几十， 甚至成百上千个字节。

以太网包数据格式

下图为以太网通过UDP（ User Datagram Protocol，用户数据报协议）传输单包数据的格式，
从图中可以看出， 以太网的数据包就是对各层协议的逐层封装来实现数据的传输
在这里插入图片描述
在这里插入图片描述

这里注意我们以太网发送数据就是按照这个数据格式发送的，在后面我们使用WireShark抓包的过程中，我们可以清晰的看到接收到的数据格式。
数据：以太网中的数据段长度最小46个字节， 最大1500个字节。最大值1500称为以太网的最大传输单元（ MTU， Maximum Transmission Unit），之所以限制最大传输单元是因为在多个计算机的数据帧排队等待传输时，如果某个数据帧太大的话，那么其它数据帧等待的时间就会加长，导致体验变差，这就像一个十字路口的红绿灯，你可以让绿灯持续亮一小时，但是等红灯的人一定不愿意的。另外还要考虑网络I/O

最低0.47元/天 解锁文章
青春不常在，
关注
  • 2
    点赞
  • 踩
  • 45
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA实现千兆网口UDP协议收发实例
09-07
该例程采用RGMII接口，实现的ARP请求接收，ARP应答响应，以及UDP协议收发，创建一个数据环回的案例，收到上位机数据将原样传到上位机。该例程与FPGA基础专栏中《E1--千兆以太网接口测试应用2022-09-07》对应，可与QT小项目中的《C9—Qt实现网络调试助手》实现上下位机联调。
Verilog实现以太网接收部分的学习笔记
H19981118的博客
12-18 1418
以太网接收部分
FPGA千兆网口数据传输MDIO接口——FPGA学习笔记3
最新发布
m0_69082048的博客
03-10 1054
UDP（User Datagram Protocol，用户数据报协议）是一种无连接的网络传输协议，位于OSI模型的传输层。以下是UDP网络协议的简介：（1）无连接性：UDP是一种无连接的协议，发送端在发送数据之前不需要与接收端建立连接，也不会维护连接状态。（2）面向数据报：UDP以数据报（Datagram）的形式传输数据，每个数据报都是独立的，互相之间没有关联。（3）不可靠性：UDP不提供数据可靠性保证，数据报可能会丢失、重复或无序到达。也不会进行数据校验和重传。
Verilog HDL 结构建模--模块定义结构
12-09
在3.3.1中，我们已简单介绍了结构化的描述方式，本章节再总结一下。 5.1 模块定义结构我们已经了解到，一个设计实际上是由一个个module 组成的。一个模块module 的结构如下：module module_name (port_list) ; Declarations_and_Statements endmodule 在结构建模中，描述语句主要是实例化语句，包括对Verilog HDL 内置门如与门（and）异或门（xor）等的例化，如3.3.1节中全加器的xor 门的调用；及对其他器件的调用，这里的器件包括FPGA厂家提供的一些宏单元以及设计者已经有的设计。在实际应用中，实例化语
verilog-ethernet:用于FPGA实现的Verilog以太网组件
04-29
Verilog以太网组件自述文件 有关更多信息和更新： : GitHub存储库： : 介绍 以太网相关组件的集合，用于千兆位，10G和25G数据包处理（8位和64位数据路径）。 包括用于处理以太网帧以及IP，UDP和ARP的模块，以及用于构建完整UDP / IP堆栈的组件。 包括用于千兆位和10G / 25G的MAC模块，一个10G / 25G PCS / PMA PHY模块以及一个10G / 25G组合MAC / PCS / PMA模块。 包括各种与PTP相关的组件，用于实施需要精确时间同步的系统。 还包括利用完整cocotb测试平台。 仅对于IP和ARP支持，请使用ip_complete（1G）或ip_complete_64（10G / 25G）。 要获得UDP，IP和ARP支持，请使用udp_complete（1G）或udp_complete_64（10G / 25G
zynq使用网络芯片RTL8211FD
05-06
xilinx的源代码不支持RTL8211FD，附件的程序可以使用RTL8211
FPGA+OV5640摄像头+RTL8211以太网PHY 实现数据采集UDP以太网传输Verilog源码quartus工程
11-16
基于EP4C10 FPGA+OV5640摄像头+RTL8211以太网PHY 实现摄像头数据采集UDP以太网传输Verilog源码quartus工程文件 module OV5640_UDP_GETH( Clk, Rst_n, GMII_GTXC, GMII_TXD, GMII_TXEN, ETH_Rst_n, camera_sclk, camera_sdat, camera_vsync, camera_href, camera_pclk, camera_xclk, camera_data, camera_rst_n, camera_pwdn ); input Clk; input Rst_n; output GMII_GTXC; output [7:0]GMII_TXD; output GMII_TXEN; output ETH_Rst_n; //camera interface output camera_sclk; inout camera_sdat; input camera_vsync; input
国产安路FPGA（五）－PH1A100SFG676以太网测试（GMII接口）
qq_39995383的博客
07-29 888
mac1_demo工程 与 PC 对接，帧间间隙为发包工具最小设置值1ms数据环回路径：发包工具—>GMII_RXD—>MAC核—>RX_DATA—>LOOPBACK—>TX_DATA—>MAC核—>GMII_TXD—>收包工具。
FPGA网口实现与详解（3）
居安士的博客
05-29 2821
介绍了FPGA网口实现中的PHY芯片作用，以及代码驱动PHY芯片方法
黑金AX7021多以太网应用教程
09-24
黑金开发板关于多以太网的开发教程，源至黑金官方论坛。FL9031以太网模块的多个以太网在SDK测试lwIP Echo Server功能, 以及petalinux 2017.4下的驱动配置、设备树配置、以及简单应用
从零开始 verilog 以太网交换机（三）MAC发送控制器的设计与实现
sz_woshishazi的博客
02-19 3251
MAC发送控制器的功能和接收控制器对称，负责以太网的MAC -> PHY的数据交换，将数据帧转换为MII接口形式的数据流，并根据长度进行补零，计算CRC校验等。
fpga-Verilog 以太网组件
05-14
用于千兆位、10G 和 25G 数据包处理（8 位和 64 位数据路径）的以太网相关组件的集合。包括用于处理以太网帧以及 IP、UDP 和 ARP 的模块以及用于构建完整 UDP/IP 堆栈的组件。包括用于千兆位和 10G/25G 的 MAC 模块、一个 10G/25G PCS/PMA PHY 模块和一个 10G/25G 组合 MAC/PCS/PMA 模块。包括各种 PTP 相关组件，用于实现需要精确时间同步的系统。还包括利用cocotbext-eth的完整 cocotb 测试平台。 仅对于 IP 和 ARP 支持，请使用ip_complete(1G) 或ip_complete_64 (10G/25G)。 对于 UDP、IP 和 ARP 支持，请使用udp_complete(1G) 或udp_complete_64 (10G/25G)。 …………………………………… 文件内有详细说明，较为齐全的以太网文件
（已更新）最新wordpress黑金壁纸微信小程序 二开修复版源码下载
06-01
这是一款wordpress系统框架的壁纸小程序源码 相信很多人以前也有用过这类的壁纸小程序源码吧 现在给大家发的这一款是二开修复版的 和以前的安装方式差不多, 介绍: WordPress独立后台壁纸小程序是一款高端二开黑金壁纸微信小程序源码，拥有WP独立后台运行，可以自定义后台添加流量AD ID，小白也可以轻松搭建，支持看AD后保存壁纸到本地。 安装环境： 1.PHP7.3建议，数据库Mysql5.6测试环境 2.Nginx服务器 3.正常的服务器(必须国内备案) 4.正常的HTTPS域名(备案) 一、服务器配置 1.先安装后端程序，上传程序到服务器，程序无需安装配置数据库即可 2.解析域名 3.配置数据库，wp-config.php，然后再导入数据库即可 4.前端使用微信开发工具 5.后端账号:admin，后端密码:123456，后端地址:/wp-admin 二小程序配置 1.小程序需要到微信官网自己申请 2.网站域名需要备
比赛用板-PGL22G板卡资料.rar
11-25
使用紫光平台，黑金板卡实现功能，绝对超值划得来，试验全部说明以及解释算法等基础实践部分，划得来啊啊啊啊啊啊啊！！！！
FPGA（verilog）写的sigma-delta adc.rar
06-29
基于FPGA（verilog语言）写的sigma-delta ADC
黑金例程手册.pdf
10-03
FPGA XILINX开发板例程介绍 分享给大家！！！！！！
FPGA驱动-ADT7301驱动-Verilog代码-温度采集-源码仿真＋数据文档
02-25
FPGA驱动-ADT7301驱动-温度采集- 包括ADT7301的FPGA驱动源码仿真-使用verilog程序编写＋ADT7301的数据文档，驱动已经经过了仿真
基于FPGA的LCD1602动态显示---Verilog实现
08-10
FPGA驱动LCD1602，其实就是通过同步状态机模拟单片机驱动LCD1602，由并行模拟单步执行，状态过程就是先初始化LCD1602，然后写地址，最后写入显示数据。
以太网（UDP）开源Verilog专题（二）
qq_38902665的博客
08-01 1516
导言 上一期主要讲解了一些概念性的东西以及工程的恢复，本期主要简单讲一下用到的原语以及仿真FIFO，先仿真FIFO最主要的原因是FIFO很简单，需要频繁的调用。 3顶层以及原语 3.1项目顶层 上一期我们讲解过了工程的恢复，下图是该rgmii项目综合完的顶层原理图（kintex7），顶层涉及到的模块有，差分时钟buffer，输入延迟，时钟分频倍频（时钟管理MMCM，和PLL相比的优势是可以动态调整相位），同步复位异步释放模块（关于这个知识点请参阅“”一文，这里不多赘述），延迟模块（IDELAYE..
fpga verilog hdl 系列实例--------8-3编码器
11-24
8-3编码器是一种数字电路，常用于将8个输入信号编码成3位二进制输出信号。FPGA是一种可编程逻辑设备，可用于实现各种数字电路功能。Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于描述数字电路的结构和功能。 使用Verilog HDL实现8-3编码器可以通过下面的代码实现： ```verilog module encoder_8_3 ( input [7:0] input_signals, output reg [2:0] output_encoding ); always @(*) begin case (input_signals) 8'b00000001: output_encoding = 3'b000; 8'b00000010: output_encoding = 3'b001; 8'b00000100: output_encoding = 3'b010; 8'b00001000: output_encoding = 3'b011; 8'b00010000: output_encoding = 3'b100; 8'b00100000: output_encoding = 3'b101; 8'b01000000: output_encoding = 3'b110; 8'b10000000: output_encoding = 3'b111; default: output_encoding = 3'b000; // 默认情况下，输出编码为000。 endcase end endmodule ``` 在上述代码中，encoder_8_3模块接收8个输入信号（input_signals），并通过case语句将其编码成3位二进制输出（output_encoding）。根据输入信号的不同组合，输出信号的编码也不同。当输入信号的组合没有匹配的情况时，模块将输出默认的编码（000）。 通过使用FPGA平台和该Verilog HDL代码，可以将8个输入信号编码成3位输出信号的8-3编码器功能实例化和实现。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值