最近用verilog写含参数的模块,就是parameter那种(通常写状态机的时候需要),例化成symbol后,如果改动了源文件中的某个参数的时候,在file----update中重新生成模块后,在原理图中点击原来生成的模块并且右键,点击更新,但是并没有像其他没有参数的模块那样能够如愿更新,而是参数并没有得到更新,需要将原有模块删除,重新添加以下新生成的此模块才好使,这点必须要注意,否则无论怎么修改更新文件,实际上模块依然没有得到更新,有状态机,有参数的时候尤为要注意此问题,例如我在原文件当中更改了参数SUCCESS为8'h56,但是更新后依然是8'h51,只有重新拖拽出来模块才可以得到更新,至少在Q9版本下此问题还存在
quaruts II 9.0 中写含参数模块例化成symbol时要重新拖拽
最新推荐文章于 2018-07-18 09:36:28 发布