fpga
文章平均质量分 69
不认得学霸
新时代社畜一名
展开
-
基于EP4CE10F17C8的以太网数据回环(UDP)
目录一、理论知识(部分来自野火、正点原子资料)(一)TCP/IP五层模型(二)以太网(自底向上描述)1.物理层2.MAC子层3.网络层(IP、ICMP、ARP)4.传输层(TCP、UDP)二、编程实现(一)思路(二)设计(自顶向下)1. 顶层2. 接收模块3. 发送模块3. CRC校验模块(三)注意事项一、理论知识(部分来自野火、正点原子资料)(一)TCP/IP五层模型TCP/IP(Transmission Control Protocol/Internet Protocol),供已连接网络的计算机进原创 2022-04-07 11:11:20 · 5443 阅读 · 6 评论 -
Quartus Timing Analyzer简单使用
目录前言正题Timing Analyzer基础知识使用前言首先得有建立时间Tsetup和保持时间Thold的概念还要有两者和Clock Skew(时钟偏移)Tco(寄存器发送数据时需要的“最小持续(更新)时间”,个人理解为寄存器入口到出口的连线和逻辑延时)Tdata(两级寄存器之间的逻辑延时)的关系借用大神的图(两级寄存器余量示意图)建立余量保持余量实际就是几个时间的组成和逻辑关系式,细看还是容易看懂的,就是有时候可能会忘,但看一次明白一次。正题Timing Analyzer基础知原创 2021-12-29 10:07:15 · 2727 阅读 · 1 评论 -
uart串口通信 fpga实现
目录原理实现原理将接收的串行数据转换为并行数据,缓存起来,需要的时候将并行数据转化为串行数据输出。大概就是三个部分:接收、缓存、输出uart数据格式起始位 0数据位 通常6/7/8位停止位 1实现三个模块接收模块控制模块(缓存模块)发送模块另外有个波特率文件 cfg.v1、接收模块接收模块输入串行数据,输出并行数据和输出标志给控制模块代码注释很清楚,这里就不解释了。`include "cfg.v"module uart_rx ( input原创 2021-10-12 20:29:22 · 546 阅读 · 2 评论 -
异步fifo fpga实现
目录原理实现原理异步fifo:先进先出的存储单元,读写使用不同的时钟不同于ram,fifo不能指定地址读写两个难点:1)读写时钟同步可能产生亚稳态,如果不加以处理,可能让亚稳态在整个fifo系统中传递,导致严重的错误。2)空满标志的确定解决:1)二级寄存加格雷码转换2)由格雷码的特性确定空满标志读写指针的定义在考虑空满状态的情况下,需比地址多定义一位,用以判断空满实现代码参考的网上大佬的代码个人感觉代码非常精简module my_fifo #(parameter DATA_WI原创 2021-10-08 14:42:26 · 235 阅读 · 0 评论 -
数码管时钟显示按键控制 fpga实现
目录原理实现原理数码管原理并且该数码管是共阳极,所以段选低电平有效,片选低电平有效段选共用8个引脚实现思路:分三个模块实现:1)按键消抖 :按键消抖2)计数器模块:产生需要的时钟信号数据3)数码管驱动:将输入的数据转换为段选、片选信号1)按键消抖:这里按键数量用参数代替,增加可重用性用同步打拍方式检测下降沿用计数器自检测到下降沿开始计数20ms输出信号为计数器计数完成后输入取反的值module key_debounce #(parameter KEY_W = 3,TIME_2原创 2021-09-28 19:04:58 · 3464 阅读 · 1 评论 -
蜂鸣器播放音乐 fpga实现
目录原理实现原理蜂鸣器分为有源蜂鸣器和无源蜂鸣器,即以有无震荡源分类,有震荡源直接通直流电就可发生,无震荡源则需要通震荡波才能发声。这里介绍无源蜂鸣器播放音乐的方法。思路:利用计数器产生pwm波形根据乐谱设置震荡周期给蜂鸣器赋值注:一个音符响一个周期不在人耳的感知范围内,一般一个音符需要重复200以上个周期可以清楚的听到注:音符周期计算:时钟频率 / 音符频率 = 音符周期数或者 音符周期 / 时钟周期实现这里实现的《两只老虎》三个计数器cnt0 计数音符周期cnt1 计数原创 2021-09-28 13:38:25 · 4669 阅读 · 2 评论 -
线性反馈移位寄存器lfsr基于fpga实现
目录lfsr介绍ie型lfsree型lfsrlfsr介绍线性反馈移位寄存器lfsr,常用于数字电路中产生伪随机数,我们给寄存器赋的初值称为种子,并且种子非零,lfsr下一时刻的输入为是由整个移位寄存器值的某些位做异或运算的结果。n位lfsr,至多产生2^(n-1)种序列(因为异或门中,全零异或为0,同或门中,全1为0,不会产生新序列)影响下一个状态的比特位叫做抽头。移位寄存器链的多个抽头用作XOR或XNOR门的输入。理想抽头序列来自反馈多项式,参考ie型lfsrie型lfsr,即内接异或门或原创 2021-09-23 16:53:38 · 853 阅读 · 0 评论