基于FPGA的UART串口发送模块设计

最新推荐文章于 2023-10-31 10:39:38 发布
最新推荐文章于 2023-10-31 10:39:38 发布
阅读量3.5k 收藏 81
点赞数 14
分类专栏： FPGA基础学习 文章标签： fpga verilog 物联网 串口通信 uart
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiaostudennt/article/details/106090404
版权

文章目录

文中如果有不正确或者不恰当之处，欢迎指正。感谢！

1. RS232 通信接口标准

通用异步收发传输器（Universal Asynchronous Receiver/Transmitter，UART）是一种异步收发传输器，其在数据发送时将并行数据转换成串行数据来传输，在数据接收时将接收到的串行数据转换成并行数据，可以实现全双工传输和接收。它包括了 RS232、RS449、RS423、RS422 和 RS485 等接口标准规范和总线标准规范。换句话说，UART 是异步串行通信的总称。而 RS232、RS449、RS423、RS422 和 RS485 等，是对应各种异步串行通信口的接口标准和总线标准，它们规定了通信口的电气特性、传输速率、连接特性和接口的机械特性等内容。
本文重点阐述RS-232 串行数据通信的接口标准，及其使用Verilog HDL语言实现。RS-232的DB9 接口的针脚定义如下图所示：
在这里插入图片描述

引脚简写功能
Pin1DCD调制解调器通知电脑有载波被侦测到
Pin2RXD接收数据
Pin3TXD发送数据
Pin4DTR电脑告诉调制解调器可以进行传输
Pin5GND地线
Pin6DSR调制解调器告诉电脑一切准备就绪
Pin7RTS电脑要求调制解调器将数据提交；
Pin8CTS调制解调器通知电脑可以传数据过来；
Pin9R1调制解调器通知电脑有电话进来。

2. UART 关键参数及时序图

UART 通信在使用前需要做多项设置，最常见的设置包括数据位数、波特率大小、奇偶校验类型和停止位数。

关键参数时序
数据位（Data bits）该参数定义单个 UART 数据传输在开始到停止期间发送的数据位数。可选择为：5、6、7 或者 8（默认）
波特率（Baud）是指从一设备发到另一设备的波特率，即每秒钟可以通信的数据比特个数。典型的波特率有 300, 1200, 2400, 9600, 19200, 115200 等。一般通信两端设备都要设为相同的波特率，但有些设备也可设置为自动检测波特率。
奇偶校验类型（Parity Type）是用来验证数据的正确性。
停止位（Stop bits）在每个字节的数据位发送完成之后，发送停止位，来标志着一次数据传输完成，同时用来帮助接受信号方硬件重同步。可选择为：1（默认）、1.5 或者 2 位。

按照一个完整的字节包括一位起始位、8 位数据位、一位停止位即总共十位数据来算， 要想完整的实现这十位数据的发送，就需要 11 个波特率时钟脉冲，第 1 个脉冲标记一次传输的起始，第 11 个脉冲标记一次传输的结束，如下图所示：
在这里插入图片描述

BPS_CLK 信号的第一个上升沿到来时，字节发送模块开始发送起始位，接下来的 2 到 9个上升沿，发送 8 个数据位，第 10 个上升沿到第 11 个上升沿为停止位的发送。

3. UART 异步串行通信发送模块设计与实现

基于上述原理，本文要实现的串口发送模块整体框图，如下图所示，其接口下表所示。
在这里插入图片描述

接口功能
Send_En发送使能信号
Data_Byte待传输 8bit 数
Baud_Set波特率设置信号
Clk系统时钟
Rst_n系统复位信号
Rs232_TxRs232 信号输出
Tx_down发送结束信号，一个时钟周期高电平
UART_state发送状态，处于发送状态时为 1

在uart模块中通常包括五部分
1.波特率设置模块
2.波特率时钟产生模块
3.波特率计数模块
4.数据发送模块
5.控制信号模块

3.1 波特率设置模块

波特率是 UART 通信中需要设置的参数之一。需要波特率周期的计数值bps_DR计算的计算公式如下
"

bps_DR=sclk/bps

sclk为系统时钟的频率；bps为波特率
例如波特率为9600的计数值:bps_DR=50000000/9600=5208

波特率50M 系统时钟计数值
96005208
192002604
384001302
57600868
115200434

波特率设置模块如下图所示：
在这里插入图片描述

3.1.1 Verilog代码实现

reg		[15:0]	bps_DR;//分频计数最大值

always@ (posedge	Clk  or  negedge  Rst_n)
	if(!Rst_n)
		bps_DR<=16'd5208;
	else
	begin
		case(Baud_Set)
		3'b000: bps_DR<=16'd5208;
		3'b001: bps_DR<=16'd2604;
		3'b010: bps_DR<=16'd1302;
		3'b011: bps_DR<=16'd868;
		3'b100: bps_DR<=16'd434;
		default: bps_DR<=16'd5208;
		endcase
	end

3.2 波特率时钟产生模块

该模块用于产生分频时钟，分频时钟的高电平为1个系统周期，低电平为(bps_DR-1)系统周期。
在这里插入图片描述

3.2.1 波特率时钟Verilog代码实现

reg	[15:0]		Div_Cnt;
reg					en_cnt;
reg					bps_clk;
//分频计数
always@ (posedge	Clk  or  negedge  Rst_n)
	if(!Rst_n)
		Div_Cnt<=16'd0;
	else
		if(en_cnt)
		begin
			if(Div_Cnt==bps_DR)
			Div_Cnt<=16'd0;
			else
			Div_Cnt<=Div_Cnt+1'b1;
		end
		else
			Div_Cnt<=16'd0;
//分频时钟	
always@ (posedge	Clk  or  negedge  Rst_n)
	if(!Rst_n)
		bps_clk<=1'b0;
	else
		if(Div_Cnt==16'd1)
		bps_clk<=1'b1;
		else
		bps_clk<=1'b0;

3.3 波特率计数模块

对产生的波特率时钟进行进行计数。波特率计数模块模块的结构图如下：
在这里插入图片描述

3.3.1 波特率计数模块verilog代码

reg	[3:0]		bps_cnt_q;
reg				clr;
always@ (posedge	Clk  or  negedge  Rst_n)
	if(!Rst_n)
		bps_cnt_q<=4'd0;
	else
		if(clr)
		bps_cnt_q<=4'd0;
		else
			   if(bps_clk)
			   bps_cnt_q<=bps_cnt_q+1'b1;
				else
				bps_cnt_q<=bps_cnt_q;

3.4 数据发送模块

数据发送模块相等于一个并行数据转化为串行数据。此处采用状态机控制，状态图如下：
在这里插入图片描述

3.4.1数据发送模块Verilog代码实现

localparam	IDLE=5'b00000;
localparam	STAET_BIT=5'b00001;
localparam	B0=5'b00011;
localparam	B1=5'b00010;
localparam	B2=5'b00110;
localparam	B3=5'b00111;
localparam	B4=5'b00101;
localparam	B5=5'b00100;
localparam	B6=5'b01100;
localparam  B7=5'b01101;
localparam	STOP_BIT=5'b01111;

reg	[5:0]	state;
reg			Rx232_Tx;
reg	[7:0]	r_date_byte;
reg			Tx_down;

always@(posedge	Clk  or  negedge	Rst_n)
			if(!Rst_n)
			state<=IDLE;
			else
			case(state)
			IDLE: if(bps_cnt_q==4'd1)
					state<=STAET_BIT;
			STAET_BIT: if(bps_cnt_q==4'd2)
					state<=B1;
			B1: if(bps_cnt_q==4'd3)
					state<=B2;
			B2: if(bps_cnt_q==4'd4)
					state<=B3;
			B3: if(bps_cnt_q==4'd5)
					state<=B4;
			B4: if(bps_cnt_q==4'd6)
					state<=B5;
			B5: if(bps_cnt_q==4'd7)
					state<=B6;
			B6: if(bps_cnt_q==4'd8)
					state<=B7;
			B7: if(bps_cnt_q==4'd9)
					state<=B8;
			B8: if(bps_cnt_q==4'd10)
					state<=STOP_BIT;
			STOP_BIT: if(bps_cnt_q==4'd11)
					state<=IDLE;
			default:state<=IDLE;
			endcase
always@(posedge	Clk  or  negedge	Rst_n)
			if(Rst_n)
			Rx232_Tx<=1'd1;
			else
			if(State==IDLE)
			Rx232_Tx<=1'd1;
			else
			if(state==STAET_BIT && bps_cnt_q==4'd1)
			Rx232_Tx<=1'd0;
			else
			if(state==B1 && bps_cnt_q==4'd2)
			RX232_Tx<=r_date_byte[0];
			else
			if(state==B2 && bps_cnt_q==4'd3)
			RX232_Tx<=r_date_byte[1];
			else
			if(state==B3 && bps_cnt_q==4'd4)
			RX232_Tx<=r_date_byte[2];
			else
			if(state==B4 && bps_cnt_q==4'd5)
			RX232_Tx<=r_date_byte[3];
			else
			if(state==B5 && bps_cnt_q==4'd6)
			RX232_Tx<=r_date_byte[4];
			else
			if(state==B6 && bps_cnt_q==4'd7)
			RX232_Tx<=r_date_byte[5];
			else
			if(state==B7 && bps_cnt_q==4'd8)
			RX232_Tx<=r_date_byte[6];
			else
			if(state==B8 && bps_cnt_q==4'd9)
			RX232_Tx<=r_date_byte[7];
			else
			if(state==STOP_BIT && bps_cnt_q==4'd10)
			RX232_Tx<=1'B1;
			else
			if(state==IDLE && bps_cnt_q==4'd11)
			RX232_Tx<=1'B1;
always@(posedge	Clk  or  negedge	Rst_n)
			if(Rst_n)
			Tx_down<=1'd0;
			else
			if(state==STOP_BIT && bps_cnt_q==4'd10)
			Tx_down<=1'd1;
			else
			Tx_down<=1'd0;

3.5 控制信号模块

控制信号是当Send_En给一个高脉冲，UART模块中可以产生一个使UART模块工作的使能信号。结构图如下图所示：
在这里插入图片描述

3.5.1 控制信号模块Verilog代码实现

always@(posedge	Clk  or  negedge	Rst_n)
			if(!Rst_n)
			UART_state<=1'B0;
			else
			if(Send_En)
			UART_state<=1'B1;
			else
			if(Tx_down)
			UART_state<=1'B0;
			else
			UART_state<=UART_state;

4. Verilog实现UART模块

以下代码已经在FPGA上硬件验证过

module	uart_tx(
	input		wire					Clk,
	input		wire					Rst_n,
	input		wire		[2:0]		Baud_Set,
	input		wire					Send_En,
	input		wire		[7:0]		date_byte,
	output	reg					RX232_Tx,
	output	reg					Tx_down,
	output	reg					UART_state
);

localparam	IDLE=5'b00000;
localparam	STAET_BIT=5'b00001;
localparam	B1=5'b00011;
localparam	B2=5'b00010;
localparam	B3=5'b00110;
localparam	B4=5'b00111;
localparam	B5=5'b00101;
localparam	B6=5'b00100;
localparam	B7=5'b01100;
localparam  B8=5'b01101;
localparam	STOP_BIT=5'b01111;

reg		[5:0]	state;
reg		[7:0]	r_date_byte;
reg		[15:0]	bps_DR;//分频计数最大值
reg		[15:0]	Div_Cnt;
reg					bps_clk;
reg	[3:0]		bps_cnt_q;

			
always@(posedge	Clk  or  negedge	Rst_n)
			if(!Rst_n)
			UART_state<=1'B0;
			else
			if(Send_En)
			UART_state<=1'B1;
			else
			if(Tx_down)
			UART_state<=1'B0;
			else
			UART_state<=UART_state;
			
always@(posedge	Clk  or  negedge	Rst_n)
			if(!Rst_n)
			Tx_down<=1'd0;
			else
			if(state==STOP_BIT && bps_cnt_q==4'd11)
			Tx_down<=1'd1;
			else
			Tx_down<=1'd0;
			
always@ (posedge	Clk  or  negedge  Rst_n)
	if(!Rst_n)
	r_date_byte<=8'd0;
	else
	if(UART_state)
	r_date_byte<=date_byte;
	else
	r_date_byte<=r_date_byte;

always@ (posedge	Clk  or  negedge  Rst_n)
	if(!Rst_n)
		bps_DR<=16'd5208;
	else
	begin
		case(Baud_Set)
		3'b000: bps_DR<=16'd5208;
		3'b001: bps_DR<=16'd2604;
		3'b010: bps_DR<=16'd1302;
		3'b011: bps_DR<=16'd868;
		3'b100: bps_DR<=16'd434;
		default: bps_DR<=16'd5208;
		endcase
	end


//分频计数
always@ (posedge	Clk  or  negedge  Rst_n)
	if(!Rst_n)
		Div_Cnt<=16'd0;
	else
		if(UART_state)
		begin
			if(Div_Cnt==bps_DR)
			Div_Cnt<=16'd0;
			else
			Div_Cnt<=Div_Cnt+1'b1;
		end
		else
			Div_Cnt<=16'd0;
//产生分频时钟	
always@ (posedge	Clk  or  negedge  Rst_n)
	if(!Rst_n)
		bps_clk<=1'b0;
	else
		if(Div_Cnt==16'd1)
		bps_clk<=1'b1;
		else
		bps_clk<=1'b0;
		
//波特率计数


always@ (posedge	Clk  or  negedge  Rst_n)
	if(!Rst_n)
		bps_cnt_q<=4'd0;
	else
		if(Tx_down)
		bps_cnt_q<=4'd0;
		else
			   if(bps_clk)
			   bps_cnt_q<=bps_cnt_q+1'b1;
				else
				bps_cnt_q<=bps_cnt_q;
				


always@(posedge	Clk  or  negedge	Rst_n)
			if(!Rst_n)
			state<=IDLE;
			else
			case(state)
			IDLE: if(bps_cnt_q==4'd1)
					state<=STAET_BIT;
			STAET_BIT: if(bps_cnt_q==4'd2)
					state<=B1;
			B1: if(bps_cnt_q==4'd3)
					state<=B2;
			B2: if(bps_cnt_q==4'd4)
					state<=B3;
			B3: if(bps_cnt_q==4'd5)
					state<=B4;
			B4: if(bps_cnt_q==4'd6)
					state<=B5;
			B5: if(bps_cnt_q==4'd7)
					state<=B6;
			B6: if(bps_cnt_q==4'd8)
					state<=B7;
			B7: if(bps_cnt_q==4'd9)
					state<=B8;
			B8: if(bps_cnt_q==4'd10)
					state<=STOP_BIT;
			STOP_BIT: if(bps_cnt_q==4'd11)
					state<=IDLE;
			default:state<=IDLE;
			endcase
always@(posedge	Clk  or  negedge	Rst_n)
			if(!Rst_n)
			RX232_Tx<=1'd1;
			else
			if(state==IDLE)
			RX232_Tx<=1'd1;
			else
			if(state==STAET_BIT && bps_cnt_q==4'd1)
			RX232_Tx<=1'd0;
			else
			if(state==B1 && bps_cnt_q==4'd2)
			RX232_Tx<=r_date_byte[0];
			else
			if(state==B2 && bps_cnt_q==4'd3)
			RX232_Tx<=r_date_byte[1];
			else
			if(state==B3 && bps_cnt_q==4'd4)
			RX232_Tx<=r_date_byte[2];
			else
			if(state==B4 && bps_cnt_q==4'd5)
			RX232_Tx<=r_date_byte[3];
			else
			if(state==B5 && bps_cnt_q==4'd6)
			RX232_Tx<=r_date_byte[4];
			else
			if(state==B6 && bps_cnt_q==4'd7)
			RX232_Tx<=r_date_byte[5];
			else
			if(state==B7 && bps_cnt_q==4'd8)
			RX232_Tx<=r_date_byte[6];
			else
			if(state==B8 && bps_cnt_q==4'd9)
			RX232_Tx<=r_date_byte[7];
			else
			if(state==STOP_BIT && bps_cnt_q==4'd10)
			RX232_Tx<=1'B1;
			else
			if(state==IDLE && bps_cnt_q==4'd11)
			RX232_Tx<=1'B1;
		
endmodule

5. testbench

`timescale     1ns/1ps
`define		Clk_period	20			
module	uart_tx_tb();

	reg					Clk			;
	reg					Rst_n			;
	reg		[2:0]		Baud_Set		;
	reg					Send_En		;
	reg		[7:0]		date_byte	;
	wire					RX232_Tx		;
	wire					Tx_down		;
	wire					UART_state	;


uart_tx	U1(
	.Clk(Clk),
	.Rst_n(Rst_n),
	.Baud_Set(Baud_Set),
	.Send_En(Send_En),
	.date_byte(date_byte),
	.RX232_Tx(RX232_Tx),
	.Tx_down(Tx_down),
	.UART_state(UART_state)
);

initial	Clk=1;
always	#(`Clk_period/2)	Clk=~Clk;

initial
begin
	Rst_n=0;
	Send_En=0;
	Baud_Set=3'b000;
	date_byte=8'haa;
	#(`Clk_period*20+1);
	Rst_n=1;
	Send_En=1;
	#(`Clk_period);
	Send_En=0;
	#(`Clk_period*100000);
	
	Send_En=1;
	date_byte=8'h55;
	#(`Clk_period);
	Send_En=0;
	#(`Clk_period*100000);
	$stop;
	
end
endmodule

6.仿真结果

在这里插入图片描述

https://www.bilibili.com/video/BV1oE411Y7uv?p=12 小梅哥教学视频_UART串口发送
https://www.bilibili.com/video/BV1j441117a9?p=4 尤恺元教学视频_状态机

星辰燎原
关注
  • 14
    点赞
  • 踩
  • 81
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
基于fpga的串口通信.doc
11-29
基于fpga的串口通信.doc
基于FPGA的串口UART设计
02-07
基于FPGA的串口UART设计涉及了数字系统中常见的串行通信技术，主要目标是实现计算机与实验板之间的通信和控制。UART（通用异步接收/发送）是一种广泛使用的异步串行通信协议，用于将并行数据转换为串行数据进行传输...
关于FPGA设计中的串口发送模块设计
李亚琦的博客
03-12 476
用序列机实现了uart发送逻辑。
串口通信——UART详解
zdlzf的博客
10-31 1万+
调试时总是会遇到各种各样的接口，串口，UART，USB，COM,TTL,通信协议，数据帧，波特率，各种各样的转换板,似懂非懂，在此对UART调试碰到的相关概念做一个梳理。
基于FPGA的串口发送
weixin_45739895的博客
09-21 2083
待8位数据传输完成之后。
FPGA学习之串口发送模块
weixin_30681615的博客
05-04 309
一、实验目的：实现一个串口输出，通过上位机查看接受到的是否是串口发送的结果。 二、实验环境：FPGA开发板AX301,Quartus ii 三、实验介绍：串口发送使能后，开始发送数据。发送信号默认为高电平，第0位数据发低电平，1~7为要发送的数据，9、10位发高电平。 四、系统框架图 五、源码 首先是改波特率，例程为9600，改成115200. 115200 b...
FPGA串口接收
function0101的博客
07-04 63
FPGA串口接收学习记录
使用verilog实现基于FPGA的UART串口收发模块
05-31
总之，使用Verilog在FPGA上实现UART串口收发模块是一项复杂而实用的任务，它涉及到了时序控制、数据处理和错误检测等多个方面。通过对Verilog代码的精心设计和调试，我们可以创建一个灵活、可靠的UART接口，满足不同...
uarttx.v串口发送模块
11-22
FPGA Verilog 串口发送程序，16个clock发送一个bit, 一个起始位,8个数据位,一个校验位,一个停止位
基于FPGA的uart串口通信
01-17
通过理解和实现基于FPGA的UART通信，开发者能够深入理解串行通信的基本原理，掌握FPGA设计技巧，以及运用Vivado进行硬件验证的方法。这在嵌入式系统、物联网设备、通信接口开发等领域具有重要价值。
基于FPGA的232/422串口
11-05
基于FPGA的串口的实现，verilog编写，可以在任意支持该编程语言的软件下使用，RS232和RS422均可实现，程序可修改性高，非常建议下载使用
基于FPGA的uart接口电路设计verilog实现
07-12
通用串口是远程通信接口，在数字系统中使用很普遍，是一个很重要的部件本设计使用了Verilog HDL语言描述硬件功能，利用Quartus II 13.0在FPGA 芯片上综合描述，利用模块化设计方法设计 UART（通用异步收发器）的各个模块。其中包括波特率控制、SRAM存储、UART数据接收器、UART数据发送器、数码管显示，本设计采用外部时钟50MHZ，波特率4800和9600可设定。资源中附有代码和quartusII的工程文件,由于作者水平有限,若有不足之处欢迎指正。
【STM32】UART串口通信详解
慢慢变好
03-14 1万+
USRT串口通信详解
FPGA实现UART通信（1）---发送数据
qq_44588164的博客
04-26 1452
由于数据在传输线上是定时传输的，并且每一个设备有自己的时钟，很可能在通信中两台设备之间出现了小小的不同步，因此停止位不仅仅是表示数据传输的结束，并且提供计算机校正时钟的机会。在奇校验时，发送方应使数据位中1的个数与校验位中1的个数为奇数，接收方在接收数据时，对1的个数进行检测，若1的个数不为奇数个，则说明数据在传输过程中存在差错。波特率表示每秒钟传送码元符号的个数（表示一秒钟能传输的最大的bit数），它是对符号传输速率的一种度量，用单位时间内载波调制状态改变的次数来表示，1波特指每秒传输1个字符。
UART串口协议简介
magpie_XJ的博客
10-28 2861
UART串口协议前言一、USART与UART二、UART协议报文格式1.帧格式2.报文数据位3.校验三、总结1.优点2.缺点3.数据丢失现象4.硬件流控4.软件流控 前言 一、USART与UART USART(通用同步异步收发器)：串行通信设备 UART(通用异步收发器)：通用的数据通信协议（异步串行通信，全双工） 区别：USART是端口模块；UART是一种通信协议（串口协议） 串口协议是将数据一位接一位地传输（先传低位再高位） 二、UART协议报文格式 1.帧格式 2.报文数据位 空闲状态：当总线处于空
串口通信UART
热门推荐
g498912529的博客
08-02 3万+
UART基本介绍
基于FPGA的UART串口发送模块
强迫症高级患者的博客
06-20 5957
本文基于FPGA实现了UART串口发送模块。 开发环境：Quartus17.1、Modelsim SE-64 10.2c、友善调试助手、Gvim编辑器 硬件：小梅哥AC6102_V2开发板 关于UART介绍参考了别人的csdn博客，博客地址--------UART介绍 1.什么是UART 通用异步收发传输器（Universal Asynchronous Receiver/Transmitter），...
FPGA串口（rs422）调试笔记
Ho_sine的博客
03-17 6706
目录 前言 一、串口到底指的什么？ 二、调试记录 1.先通过串口助手实现uart的发送与接收 2.编写top文件，把连续接收的8bit的数据拼接成16bit数据（之后需要的位数） 3.删去原USB程序，把串口程序拼上去 总结 前言 团队项目需求，由于USB通信存在数据被测试环境干扰的问题，且考虑到所需通信速率不高，所以转为串口通信，下面是自己的调试记录，方便自己理解与日后回顾。 一、串口到底指的什么？ 了解之前，我也很疑惑，听到大家都在说串口啦，uart啦，rs232啦，rs4
基于FPGA的串口发送模块与验证
理论结合实践，开启你的电子学习新方案！
01-08 739
一、Rs232串口协议 串口通信指串口按位(bit)发送和接受字节。虽然比并行通信要慢，但是其物理线路简单并且通信距离 长，可达到1200米。 物理连接： A发送数据时通过tx将数据一位一位的传输给B的rx ，表现出来的就是tx线的高低电平，B就可以 通过rx来检测高低电平来确定数据1、0。 由于A、B之间并没有时钟线，不能像I2C那样，可以通过时钟为高时检...
FPGA uart串口通信
最新发布
05-21
FPGA是一种可编程逻辑器件，可以通过配置内部的逻辑电路实现各种不同的功能。UART（通用异步收发器）是一种串行通信协议，常用于将数据从一个设备传输到另一个设备。FPGA可以通过配置内部的逻辑电路实现UART串口通信。 在FPGA中，UART串口通信需要通过FPGA上的串口模块进行实现。串口模块主要包括收发电路和状态机两个部分。收发电路用于将数据从串口输入或输出，状态机用于控制数据的接收和发送过程。 在使用FPGA进行UART串口通信时，需要先对FPGA进行配置，将串口模块的参数进行设置，包括波特率、数据位、停止位等等。然后，可以通过编写Verilog或VHDL代码来实现UART通信协议，包括数据的发送和接收过程。 同时，也可以使用现成的IP核（Intellectual Property Cores）来实现UART串口通信。IP核是一种可重用的硬件模块，可以直接引入到FPGA的设计中，方便快捷地实现各种功能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值