vivado
xie2012302700054
无 无
展开
-
xilinx FPGA 固化代码流程
Xilinx VIVADO固化流程纯verilog工程,不涉及SDK代码的固化流程:综合,实现,生成比特流后,点击Tools—Generate Memory Cinfiguration File… 如图,选择所用FLASH的类型,设置生成mcs文件名,选择生成的比特流文件,文件保存路径自动显示为如图。 板子上电,连好JTAG,Open Target后,点击Add Confi...原创 2018-09-05 19:03:44 · 15734 阅读 · 8 评论 -
xilinx ILA保存波形
保存ILA并可以在下次打开波形: 1文档UG908 Page906/907:使用TCL命令: 上述语句保存ila文件,默认在c:/Users/Administrator/AppData/Roaming/Xilinx/Vivado/my_hw_ila_data_file.ila文件夹下。 然后用命令: 可以重新显示波形。 此操作可以避免截图的缺陷,可以在任意时候再打开分析备用。...原创 2018-09-05 19:09:42 · 2175 阅读 · 0 评论 -
verilog 简单分频程序
偶数分频最简单二分频,在输入时钟上升沿翻转即可。N分频(N为偶数),计数器计数到N/2-1翻转。如进行4分频,count=4/2-1=1时翻转,6分频计数器计到2 翻转。程序如下,经过实测验证,正确。 时序如图:可以看出,从36到42是一个周期,6分频(42-36=6) 奇数分频如三分频,对计数器进行模三翻转,即计数到1和2进行翻转,可以得到占空比为1/3或2...原创 2018-09-05 19:25:30 · 29474 阅读 · 1 评论