锁相环工作原理

看了许多锁相环工作原理的资料，感觉讲得比较抽象，难以理解，多数时候我们只需要理解其基本原理和使用方法就可以了，下面结合一款单片机里面的锁相环来讲述其基本原理和使用方法：

        一个芯片内部如果需要多个时钟信号，而我们通常的内部或者外部晶振只能提供固定的单一频率，而且提供的频率又不可能太高，因此就不能满足芯片内部集成的各种设备对时钟频率的要求，这个时候通常使用到PLL，其基本工作原理就是：将进入锁相环的时钟倍频到一个高的频率输出，这个高频输出时钟的相位跟输入时钟的相位基本一致，然后我们将这个锁相环输出的高频时钟经过各种分频后处理，得到各种不同频率的时钟信号，提供给各个设备使用。

        上图中输入时钟直接馈送到PFD（相位频率检测）模块中，PFD模块比较两路时钟的相位和频率，当反馈回来的时钟的相位和频率（相位或者频率）跟输入的时钟信号不匹配的时候，就会产生一系列的控制信号。后面的循环滤波模块分别过滤这些控制信号，根据这些控制信号产生不同的电流值用于控制CCO（电流控制的振荡器）的振荡频率。通常CCO的输出频率是有限的，超出这个范围则无法输出预期的时钟信号。上图中所示的“ 2P分频”和“ M分频”就是为了保证CCO工作在正常范围内而设计的。CCO产生的时钟可以2P分频或者直接作为输出时钟，输出时钟通过M分频后产生反馈时钟到PFD模块。

        CCO的输出频率受到“相位频率检测”部件的控制，但实际上将CCO的输出控制在某一预期频率的过程不是一蹴而就的，而是一个反复拉锯的过程。“相位频率检测”部件测量输入和反馈时钟上升沿之间的相位差异，只有在超过 8 个连续输入时钟周期这个差别都小于“锁定标准”时，锁定输出才从低电平转换到高电平。若有一个大的相位差别则立即复位计数器，并造成锁定信号下降（如果为高电平）。要求连续 8 个相位测量都低于一个指定数字能保证锁定检测器不锁定，直到输入和反馈时钟的相位和频率都排列好。这样便能防止错误的锁定显示，从而保证无干扰的锁定信号。该过程可简单地用图 2.4来表示，在图中我们可以发现CCO的输出频率在高低起伏一段时间后渐渐稳定在了预期的频率值，该过程我们称之为PLL锁定，输出频率稳定后即“锁定”成功。锁定之前的频率是不稳定的，还不能用于处理器，只有锁定之后的时钟信号才能使用。
 

          FCLKIN与FCCO之间的关系如下：

          FCLKOUT=M× FCLKIN＝  FCCO /（ 2× P）为了选择合适的 M 和 P 值，推荐如下步骤：

1、指定输入时钟频率 FCLKIN；

2、 计算 M 值以获得所需的输出频率 FCLKOUT， M ＝  FCLKOUT / FCLKIN；

3、 找出一个值使得 FCCO＝ 2× P× FCLKOUT；

4、检查所有的频率和分频器值设置，是否符合“系统 PLL 控制寄存器（ SYSPLLCTRL）位功能描述”内的限定。