quartus仿真13：D触发器和JK触发器

最新推荐文章于 2022-04-13 15:31:59 发布
最新推荐文章于 2022-04-13 15:31:59 发布
阅读量1w 收藏 26
点赞数 2
分类专栏： 数电
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiong_xin/article/details/108968327
版权

  • 最开始调用的是7474，但quartus里展现的是集成的芯片管脚而非课本上D触发器的样子。我试着用单片的JK触发器7473仿真也出来了结果，总感觉不太直观，在一番搜索后终于明白如何调用D触发器——直接搜DFF，它在另一个库里面。

  • 这些器件设计的还是不太行，没有Q反端，必要时候还是得调用芯片，或者在Q端接反相器。下图是点进去看7473o的内部构造。
    在这里插入图片描述

  • 原理分析，摘自西电数电慕课
    在这里插入图片描述
    在这里插入图片描述

环型计数器

  • 根据求解的基本步骤画出状态转移图，仿真波形和分析波形一致，仅展现循环的部分

在这里插入图片描述

  • 老师在EWB的仿真中加了灯泡，可以看见灯泡依次亮起，有流水灯内味了。有机会我用FPGA实现一遍。 加入灯泡确实可以非常形象的展示
  • 在杨聪锟老师的课程上可以看见类似的例子
    在这里插入图片描述

序列码检测电路

  • 复杂电路对着表达式（激励和输出函数）连一遍而不是照着电路图连一遍
    在这里插入图片描述

  • 仿真参数设置时间1us，间隔100ns。因为两根线的之间的距离是10ns，这样在50ns处方便拉框设置参数。发现那个inst双击是可以修改名称为D0

在这里插入图片描述

  • 输入串行数据，波形图输出正确
    在这里插入图片描述
  • 我课本上的一道课后例题，当年交作业时都是抄答案的。波形图输入错误
    在这里插入图片描述
  • 可以看出来用quartus还可以帮忙写作业
    在这里插入图片描述
  • 这篇文章写得很乱，主要想分析一下quartus可以仿几个触发器级联这样的时序电路，而这在数电里也可以算比较难的题目了
只是有点小怂
关注
  • 2
    点赞
  • 踩
  • 26
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
可编程硬件描述语言VHDL Quartus 同步D触发器源代码.pdf
08-20
VHDL Quartus 同步D触发器源代码 --2015/11/25 --同步D触发器 LIBRARY IEEE; --调用库 USE IEEE.STD_LOGIC_1164.ALL; --库文件 USE IEEE.STD_LOGIC_UNSIGNED.ALL; --库文件 ------------------------------------------------------------ ENTITY Dtrigger IS --定义实体名，其名称必须与VHDL文本文件名称相同 PORT( CLK: IN STD_LOGIC; --输入端口，时钟输入 DIN: IN STD_LOGIC; --输入端口，数据输入 RST: IN STD_LOGIC; DOUT: OUT STD_LOGIC ); --输出端口，溢出标志 END ENTITY Dtrigger; --结束端口定义
quartus仿真21：JK触发器和D触发器实现110序列探测器
Never Give Up
10-15 9548
列出状态转移图，根据语言描述定义四个状态， 啥也没收到 收到1 收到11 收到110 根据产生相同的输出，并转移到相同的状态的等效原则，状态化简为3个状态（进行状态化简可以减少D触发器的个数） 状态编码，画卡诺图，写出驱动方程 用quartus进行仿真，输入序列0011_1001_0101_1011_0000 JK触发器需要配方程，仿真波形和上图一致 检查是否具备自启动能力，有一个无效状态11，代入方程得出能自启动的结论 ...
Quartus 2 RS、D、JK、T、触发器实验报告 D触发器构成二分频、四分频电路
最新发布
08-19
初步学习Quartus软件时，了解各种触发器的机理、用软件进行仿真，看波形图。 Dff芯片 集成d 触发器，单独触发器 7474芯片D触发器 74112 J、K触发器 Tff T触发器 二分频触发器：时钟每触发2个周期时，电路输出1个周期信号。 比如用一个脉冲时钟触发一个计数器，计数器每计2个数就清零一次并输出1个脉冲，那么这个电路就实现了二分频功能。 四分频触发器： 两个D触发器级联实现四分频电路，原理：来一个时钟脉冲,D端数据就被送到输出端Q,同时输出一个反向数据到Q非端，下一个时钟脉冲到,重复上面过程,但数据己被取反，由此每两个时钟，Q端数被取反一次，由此得到二份频，继而得到四分频。
D触发器JK触发器RS触发器T触发器FPGA设计verilog源码quartus工程文件.zip
05-11
D触发器JK触发器RS触发器T触发器FPGA设计verilog源码quartus工程文件 module D(q,qn,d,cp,r,s); output q,qn; //D触发器的两个输出 input d,cp,r,s; //D触发器的四个输入 reg q,qn; //输出寄存器 always@(posedge cp) //在cp的上升沿触发 begin if({r,s}==2'b01) //判断是否有r=0,s=1 begin q=1'b0; qn=1'b1; end else if({r,s}==2'b10) //判断是否有r=1,s=0 begin q=1'b1; qn=1'b0; end else if({r,s}==2'b11) //判断是否有
Quartus 2 RS、D、JK、T、触发器实验报告 D触发器构成二分频、四分频电路
05-26
初步学习Quartus软件时，了解各种触发器的机理、用软件进行仿真，看波形图。 Dff芯片 集成d 触发器，单独触发器 7474芯片D触发器 74112 J、K触发器 Tff T触发器 二分频触发器：时钟每触发2个周期时，电路输出1个周期信号。 比如用一个脉冲时钟触发一个计数器，计数器每计2个数就清零一次并输出1个脉冲，那么这个电路就实现了二分频功能。 四分频触发器： 两个D触发器级联实现四分频电路，原理：来一个时钟脉冲,D端数据就被送到输出端Q,同时输出一个反向数据到Q非端，下一个时钟脉冲到,重复上面过程,但数据己被取反，由此每两个时钟，Q端数被取反一次，由此得到二份频，继而得到四分频。
使用EWB仿真八D型触发器74273与八D锁存器74373
02-24
74273是八D型触发器（带清除端），74373是八D锁存器（三态），它们都使用+5V电源（Vcc）。74273靠时钟端的上升沿对输入数据锁存，其余时间，即高电平、低电平和下降沿都保持之前的状态。而74373靠允许端的低电平对输入数据锁存，其余时间，即高电平时输出可随输入变化。所以有些书也把74273叫做锁存器。幸好，仿真软件EWB中包含了这两个数字电路器件。下面用两个EWB实验，74273test和74373test对这两个数字集成电路进行仿真，通过实验可以得到感性的认识。（实验内容见解压的文件夹内）
数字电子技术 实验二
渣渣的夏天
08-03 1万+
实验二 一、实验目的 进一步学习multisim仿真软件的操作 学会使用multisim对时序逻辑电路进行仿真分析 二、实验内容 验证JK触发器的逻辑功能 利用74LS160N的置数方式设计九进制计数器 三、实验步骤 1. JK触发器仿真测试 (1) Jk触发器   触发器有两个基本特性：一是它有两个稳定的状态，可分别用来表示二进制数码0和1；二是在输入信号作用下，触发器的两个稳定状态可相...
HDLBITS笔记25：有限状态机电路，JK触发器
weixin_46817835的博客
04-13 1227
题目1： 给定有限状态机电路，如图所示，假设在机器启动之前，D触发器最初复位为零。 构建此电路。 模块声明 module top_module ( input clk, input x, output z ); 观察电路图可得代码如下： module top_module ( input clk, input x, output z ); reg q1,q2,q3; always@(posedge clk)
quartus仿真27：JK触发器构成的同步二进制加法计数器（分析）
Never Give Up
10-19 1万+
计数器不需要外部输入，摩尔型电路 二进制加法计数器没有多余状态，4个触发器模为2^4=16 JK触发器两端相连构成一个T触发器，当Q3Q2Q1Q0=1111时输出一个脉冲。状态转移图可以自己写出，0000->1111 ...
quartus仿真29：JK触发器实现序列信号发生器0010111（分析）
Never Give Up
10-20 7623
序列信号发生器：重复输出特定二进制序列信号的电路 写状态方程其实Q0Q1Q2顺序还是Q2Q1Q0顺序都不重要，状态转移图注明就行了。分析时我更喜欢用Q2Q1Q0的顺序从000写到111，再根据状态方程直接一排写出(Q2Q1Q0)n+1，再根据状态转移图分析逻辑关系。可以看出000是无效状态，并且该电路具有自启动能力。 从波形图可以看出，Q0Q1Q2信号输出只相差一个相位 分析有专门的设计方法，移位法，先写出0010111再移一个位置生成Q1，移两个位置生成Q2，（左移和右移需要好好分析）然后检.
可编程硬件描述语言VHDL Quartus 异步D触发器源代码.pdf
08-20
VHDL Quartus 异步D触发器源代码 --2015/11/25 --异步D触发器 LIBRARY IEEE; --调用库 USE IEEE.STD_LOGIC_1164.ALL; --库文件 USE IEEE.STD_LOGIC_UNSIGNED.ALL; --库文件 ------------------------------------------------------------ ENTITY YBD IS --定义实体名，其名称必须与VHDL文本文件名称相同 PORT( CLK: IN STD_LOGIC; --输入端口，时钟输入 DIN: IN STD_LOGIC; --输入端口，数据输入 RST: IN STD_LOGIC; DOUT: OUT STD_LOGIC ); --输出端口，溢出标志
quartus用jk触发器设计一个步进码计数器
05-03
数字逻辑数字电路系统设计，用jk触发器设计的一个四位步进码计数器，
JK触发器仿真
05-30
JK触发器变为D触发器的实验仿真，实现JK触发器的拓展使用。
D和JK触发器的Verilog程序（Quartus II工程，三种）
05-03
三种D触发器的Verilog程序（Quartus II工程已经建立好，可以直接用） 带同步清0、同步置1 的D 触发器；带异步清0、异步置1 的D 触发器；带异步清0、异步置1 的JK 触发器
Quartus触发器实验报告 D触发器构成二分频、四分频电路
11-02
初步学习Quartus软件时，了解各种触发器的机理、用软件进行仿真，看波形图。
JK触发器 VHDL QuartusII
08-30
JK触发器 VHDL QuartusII 仿真
quartus仿真24：数据选择器MUX四选一74153八选一74151
热门推荐
Never Give Up
10-17 3万+
数据选择器又称多路选择器（Multiplexer，MUX）常见数据选择器有2选1、4选1和8选1数据选择器。数据选择器功能可类比于一个单刀多掷的开关。 2选1选择器是在A的控制下从D1D0选择一路送到Y。A=0时将D0上的数值送给Y，A=1时将D1上的数值送给Y。 用8选1的MUX实现逻辑函数 8选1MUX的型号为74151，对将函数写成最小项形式并分配系数m0和m6接低其余接高。 8选1实现两个输入变量的函数 逻辑变量数大于地址位数 数据选择器进行扩展，用4选1MUX实现8选1MUX.
quartus仿真33：74161级联实现模60计数器
Never Give Up
10-21 2万+
将60分解成6*10，分别用74161实现模6和模10计数器，再级联成模60计数器 利用OC进位端反相得到的信号输入到置位端，模6计数器的实现15-X+1=6，解得置数端需要准备的数为X=10=1010，模10计数器的实现15-X+1=10，解得置数端需要准备的数为X=6=0110。 观察波形图可以看出，稳定后第一片计数器从10计到15，第二片从6计到15 60同样可以分解成5*12，这种方法需要分解的两个因数小于161的模值16。利用上面方法的思路，OC置数法，模5计数器的实现15-X+1=.
quartus仿真10：74283的基本功能
Never Give Up
10-04 1万+
串行进位二进制并行加法器（缺点：慢） 超前进位二进制并行加法器，根据输入信号同时形成各位向高位的进位，同时产生各位的和 全加器的进位输出 Cout = (A xor B)Cin+AB A xor B = P 进位传递函数 AB = G 进位产生函数 Cout = PCin+G 解得各位Cout仅与C0有关 74283可以实现的功能 二进制加法运算 代码转换 二进制减法运算 二进制乘法运算 十进制加法运算 4位二进制并行加法器设计一个将8421码转换成余3码的代码转换电路 余3码..
怎么用quartus仿真下降沿触发器
06-06
下面是使用 Quartus II 仿真下降沿触发器的步骤： 1. 打开 Quartus II 软件，新建一个工程。 2. 在工程中添加一个 VHDL 文件，文件名可以自己命名。 3. 在 VHDL 文件中编写下降沿触发器的代码。例如： ```vhdl ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值