quartus调用74系列的芯片

最新推荐文章于 2023-12-06 12:06:04 发布
最新推荐文章于 2023-12-06 12:06:04 发布
阅读量7k 收藏 11
点赞数 3
分类专栏： 数电
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/xiong_xin/article/details/109184388
版权
本文介绍如何在EDA工具中找到并放置74138芯片。具体步骤包括新建工程、创建bdf文件，并通过器件库搜索74138进行放置。此外还提到了74系列芯片的位置通常在maxplus2目录下。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

  • 回应一位同学在我博客底下的问题，如何找到74138
  • 首先新建工程，在工程下新建bdf文件
    在这里插入图片描述
  • 在图纸右侧可以点击器件与门的标志，也可以通过Edit|Insert Symbol来打开器件库
    在这里插入图片描述
  • 然后在Name下输入器件名字如74138，点击OK便可以放置芯片在图纸上。另外74系列芯片在的目录为maxplus2下，maxplus2是上一代EDA工具，这个可以查阅相关EDA的书籍知道。
    在这里插入图片描述
nios软核编译器_关于Quartus构建nios软核以及eclipse建立c语言工程以及成功下载到FPGA芯片过程遇到的各种问题以及解决方法详解...
weixin_42494891的博客
01-17 498
这不是一篇构建nios的教程，而是遇到的各种问题以及解决方法。至于构建教程，网上一大把，我推荐正点原子的FPGA教程，比较新，比较详细，通俗易懂！！！这里以一个点亮LED灯的Nios软核为例，很明显，需要如下IP核，以及正确的连线(否则各种莫名其妙的错误)，效果如下所示：这里多了一个按键控制的IP核，不过没关系。记住：一模一样按照我这里的连线，一条线都不能少，否则后果自负。以及export一列，也...
Quartus基本IP核调用及仿真
qq_45659777的博客
05-24 1万+
文章目录一.PLLPLL介绍PLL的IP核调用PLL仿真二.RAMRAM介绍RAM的IP核调用（单时钟）RAM仿真（单时钟）RAM的IP核调用（双时钟）RAM仿真（双时钟）三.FIFOFIFO介绍FIFO的IP核调用（读写共用时钟）FIFO仿真（读写共用时钟）FIFO的IP核调用（读50MHZ时钟，写时钟100MHZ时钟）FIFO仿真（读50MHZ时钟，写时钟100MHZ时钟） 一.PLL PLL介绍 PLL全称Phase Locked Loop，也就是锁相环，是一种反馈控制电路。PLL对时钟网络进行系统级
利用74LS138实现4-16译码器，并在QuartusⅡ上进行仿真
weixin_43478836的博客
10-24 2万+
一.74LS138芯片基本功能介绍 在数字集成电路的早期时代， 对于一些常用的小型逻辑， 比如3-8 译码器 会被集成进一颗芯片， 例如74138芯片就是一颗实现3-8译码器的常用组合逻辑芯片。 下图分别是74138芯片的管脚定义、真值表以及内部逻辑结构 二.利用74LS138实现4-16译码器 设计要求： · 用2片3-8 译码器拼接成4-16 译码器 · 仿真验证电路的正确性 · 注意观察...
quartus II ：DDR2使用-接口芯片MT47H64M16HR
cw0617的博客
01-17 1512
tools-，-interfaces-external mermory-DDR2，写入内核名字。
Quartus II下载器件库
weixin_42433767的博客
01-18 1万+
Quartus II下载器件库 1、在浏览器中输入网址 https://fpgasoftware.intel.com/18.1/?edition=standard&platform=windows， 或https://fpgasoftware.intel.com/ 进入如下图所示界面。 2、在版本类型和版本中输入Quartus II所对应的版本 3、输入完版本后，界面下方会出现对应的器件库，选择自己想要下载的器件库，点击后面的下载按钮，这里以下载“Arria II device support”
VHDL四输入与非门74LS00编写及testbench文件仿真
weixin_44737922的博客
05-08 5197
1.新建工程 此处型号根据自己板子而定。 2.新建二输入与非门实体 MYNAND2.vhd文件如下 编写testbench文件 https://www.cnblogs.com/yuesheng/archive/2011/06/25/2090385.html
使用Quartus 11调用Modelsim进行波形仿真
01-17
使用Quartus 11调用Modelsim进行波形仿真 本文档旨在指导用户使用Quartus 11软件调用外部仿真软件Modelsim进行波形仿真的使用方法。Quartus 11是一个功能强大的数字电路设计工具，Modelsim是Altera公司推出的一个...
Quartus II使用说明（详细）.pdf
04-27
- **Others**：常用逻辑电路和 Opencore_plus 函数，如 74 系列模块。 - **Megafunctions**：参数化函数，如 LPM 函数、MegaCore AMPP 函数。 4. **插入符号**：例如选择一个两输入与门并放置在原理图设计窗口中。...
quartus11中调用modelsim6.6出仿真波形图[参照].pdf
10-12
### Quartus 11 中调用 ModelSim 6.6 生成仿真波形图详解 #### 一、准备工作 为了确保能够顺利地在Quartus 11中调用ModelSim 6.6进行FPGA设计的仿真工作，首先需要完成以下步骤： 1. **安装Quartus 11**：确保...
Quartus中调用ModelSim的操作指南
在讨论如何在Quartus中调用ModelSim之前，我们需要了解Quartus和ModelSim分别是什么，它们的作用以及为何需要将二者结合起来使用。 Quartus Prime是一款由Altera（现为Intel旗下公司）开发的综合性FPGA/CPLD设计...
Quartus 2 RS、D、JK、T、触发器实验报告 D触发器构成二分频、四分频电路
08-19
初步学习Quartus软件时，了解各种触发器的机理、用软件进行仿真，看波形图。 Dff芯片 集成d 触发器，单独触发器 7474芯片D触发器 74112 J、K触发器 Tff T触发器 二分频触发器：时钟每触发2个周期时，电路输出1个周期信号。 比如用一个脉冲时钟触发一个计数器，计数器每计2个数就清零一次并输出1个脉冲，那么这个电路就实现了二分频功能。 四分频触发器： 两个D触发器级联实现四分频电路，原理：来一个时钟脉冲,D端数据就被送到输出端Q,同时输出一个反向数据到Q非端，下一个时钟脉冲到,重复上面过程,但数据己被取反，由此每两个时钟，Q端数被取反一次，由此得到二份频，继而得到四分频。
Quartus多引脚导入方法
10-29
这是一份Quartus的引脚导入方法，可以整篇的导入引脚，当引脚过多，便可整篇的导入。
quartusⅡ的基本使用方法（组成原理实验）
01-03
组成原理实验 quartusⅡ的基本使用方法 74138 和74244的波形图
DDS.rar_altera ip_quartus DDS IP core_quartus dds _quartus dds i
09-19
在实际应用中，Quartus 调用 DDS IP Core 时，需要确保 FPGA 资源足够，因为DDS IP Core 需要较大的查找表和可能的额外逻辑资源。设计完成后，Quartus 会生成相应的硬件描述语言（如 VHDL 或 Verilog）代码，以及...
利用74LS161计数器芯片分别实现模12，模20的计数器，并在QuartusⅡ上进行仿真
热门推荐
weixin_43478836的博客
10-24 4万+
一.74LS161芯片基本功能介绍 74LS161就是一 List item 颗用来实现带置位功能的4比特16进制计数芯片。下图是74161芯片的相关信息。 下图是74161芯片的内部结构图，从图中可以看到，161芯片内部主要包括一个4比特计数器和一个并行置数电路， 另外还有2个逻辑门用于工作使能和进位控制。 74161芯片内部结构 （图片来源：德州仪器 ） 74161芯片的工作逻辑真值表...
quartus 如何下载 安装/导入新器件库/器件包
最新发布
sqqwm的专栏
12-06 7818
因新的需求，需要使用Intel® Arria® 10 device，因此需要安装/导入新器件库/器件包Intel® Arria® 10 device。
Quartus计算机组成与设计实验原理图整理（一）——基本逻辑门逻辑实验
SunnySantino的博客
01-16 7087
一、 实验目的 1． 掌握TTL常用逻辑门输入与输出之间的逻辑关系。 2． 熟悉TTL中、小规模集成电路的外型、管脚和使用方法。 二、 实验所用QuartII库内器件 二输入四异或门 74LS86 三态门 TRI 四位二进制计数器 74LS161 3-8译码器 74LS138 双向移位寄存器 74LS194 8位寄存器 74LS74 三、 实验内容 测试74LS86、tri、138、161、74LS194、74LS
quartus的使用流程
weixin_44337883的博客
10-21 3万+
第一步 创建project file -> new project 设置保存路径以及project的名字。 如果有需要添加的file选择并添加进去，如果没有next。 选择你需要使用的FPGA芯片型号，可在name filter中查找。 在此选项选择仿真需要使用的软件modelsim-altera以及testbench所使用的语言。 如果已经有project，那么file-> open project 即可。 第二步 在project中添加file 在一个...
使用Quartus II9.0验证74138译码器
Python_banana的博客
10-15 5695
这里写自定义目录标题验证74138译码器 验证74138译码器 在建立一个project后先建立一个Block Diagram工程 即创建一个BDF文件，双击BDF空白处，添加组件符号。 添加完74138后，创建一个vwf文件，在vwf文件中， 双击name下空白处，点击node finder然后对其添加 输入，输出管脚，编译项目。 然后设置输入值 利用左侧工具或者双击输入波形设置输入值 ...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值