- 博客(8)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 如何使用xilinx的DDS生成多项数据
本文章的目的在于怎么使用dds生成单项数据和多项数据，单项数据和多项数据在实际的工程应用中做DDC和DUC时的本振信号。
2022-08-06 01:49:52
924
原创 如何使用xilinx的FFT ip
FFT（FastFourierTransform，快速傅立叶变换）是离散傅立叶变换的快速算法，也是我们在数字信号处理技术中经常会提到的一个概念。
2022-07-26 08:02:53
1924
1
原创 如何将matlab数据导入modelsim仿真
本方法主要适用于在matlab和modelsim联合仿真时有用，比如matlab生成的adc数据作为modelsim仿真时的adc激励数据。
2022-07-20 07:29:36
802
原创 掌握JESD204B（三）–AD6676的调试
基于AD6676-204B讲解第三章目的：这一节的目的主要讲了一下DMA传输。上一节我们有讲到项目整体的数据流是AD采集完的数据，首先数据是通过Aurora接口传至ZYNQ FPGA，ZYNQ的P L端接收Aurora发送过来的数据，然后再通过DMA接口，将数据传至PS端，然后P S再把数据通过网络传至上位机。上位机将收到的数据存储成文件，以便后续进行处理。框图：具体框图如下：实现原理：这里我们这里要使用到的最基本的接口就是Aurora和DMA两个接口，我们来看一下Aurora的IP配置：.
2022-07-16 07:21:48
754
2
原创 掌握JESD204B（二）–AD6676的调试
掌握JESD204B（二）–AD6676的调试配置部分时钟芯片HMC7044配置HMC7044芯片说明AD芯片AD6676JESD204B接口配置JESD PHY配置JESD配置数据接收部分配置部分时钟芯片HMC7044配置HMC7044芯片说明HMC7044芯片框图：本项目中使用的芯片模式为外时钟（输入100MHz晶振），PLL1使能模式，VCO频率为2400MHz；时钟配置关系如下：a) 输入至AD的时钟都配置为VCO的12分频200MHz;b) 输入至AD的SYS_REF都配置为VCO
2021-02-25 17:17:33
3573
3
原创 掌握JESD204B（一）–AD6676的调试
掌握JESD204B（一）–AD6676的调试硬件平台说明硬件平台主要包括：Virtex7:690T-FFG1761；Zynq：XC7Z015-CLG485；AD芯片：AD6676；时钟芯片：HMC7044。系统需求系统主要完成对时钟芯片的配置，完成4片AD6676的采集，和将采集的数据通过Zynq的网络进行上传，上传至上位机存成文件方便后续对数据进行处理；系统部分硬件图设计时钟设计部分AD6676硬件设计FPGA接收数据硬件设计下一章节继续说明204B的配置
2021-02-24 00:06:50
1830
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人