掌握JESD204B（一）–AD6676的调试

已于 2022-10-12 07:54:50 修改
阅读量1.9k 收藏 28
点赞数 3
文章标签： 数字通信 接口 数字信号处理 fpga
于 2021-02-24 00:06:50 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Xxx_Capture/article/details/114005890
版权

掌握JESD204B（一）–AD6676的调试

硬件平台说明

硬件平台主要包括：

  1. Virtex7:690T-FFG1761；
  2. Zynq：XC7Z015-CLG485；
  3. AD芯片：AD6676；
  4. 时钟芯片：HMC7044。

系统需求

系统主要完成对时钟芯片的配置，完成4片AD6676的采集，和将采集的数据通过Zynq的网络进行上传，上传至上位机存成文件方便后续对数据进行处理；

系统部分硬件图设计

  1. 时钟设计部分

时钟芯片硬件设计

  1. AD6676硬件设计
    AD配置相对简单些，如图框选所示
  2. FPGA接收数据硬件设计

FPGA数据接收硬件设计

下一章节继续说明204B的配置

FPGA-信号处理
关注
HMC7044芯片配置（图文+解析+代码仿真）
weixin_60580395的博客
09-19 1047
一、概述HMC7044是带有 JESD204B 接口的高性能、3.2 GHz、14 路输出抖动衰减器，提供 14 路低噪声且可配置的输出，可以灵活地与许多不同器件接口，包括数据转换器、现场可编程门阵列(FPGA)和混频器本振(LO)。查阅官方手册，这里我们需要关心的是：1.查找SPI总线频率2.SPI的发送时序，发送模式，发送多少数据由官网手册可知，每次通过SPI发送24bit数据，且SPI工作模式为模式0。
2.JESD204B应用结构—基于AD9625
weixin_40527849的博客
11-03 723
AD9625集宽输入带宽、高采样速率和出色的线性度等特性于一身，非常适合于频谱分析仪、数据采集系统以及各式军工电子应用，比如雷达和干扰/抗干扰措施等。
FPGA之JESD204B接口——总体概要 前奏
u013184273的博客
12-02 5751
在开始了解高速接口的时候，必然会涉及到SerDes，本篇博客主要是在阅读大量文献之后形成的转述和总结。serdes的知识点实际上非常多，并且很多文章论述的侧重点不一样，有的测重整体，有的着眼细节，我则综合提取，以帮助跟我一样的初学者能够初步建立对SerDes清晰的认识。 1. 简介 SerDes是Serializer/Deserializer的缩写，即串行器和解串器，顾名思义是一种将并行数据转换成串行数据发送，将接收的串行数据转换成并行数据的”器件“。对于FPGA工程师来说“串并转换”再熟悉过不过了
AD9371+ZYNQ结构中JESD204B IP核的AXI_STREAM接口数据结构
qq_38843940的博客
03-13 2324
以fpga端的rx为例： ZYNQ jesd204b中rx的axi_stream接口的位宽n与配置的LANE数量L有关，n=32L，如下图所示（L为2）： 去解析rx_tdate的数据时需要参考AD9371的ug-992，本设计中ADC数量M为4（两通道AD的IQ，22），LANE数量为2，单帧字节数F=2*M/L=4（ADC为16bit，2BYTE）。手册中描述的AD9371端Framer的数据打包方式为下图所示(UG-992,Page 25)： 假设SAMPLE CROSSBAR配置为直通:Rx1_
JESD204B接口和Xilinx IP核学习笔记
热门推荐
xiaoxiaoxianjia的博客
01-13 1万+
JESD204B1、jesd204b概述2、时钟3、JESD时钟计算实例 1、jesd204b概述 jesd204b是一种基于高速SERDES的ADC/DAC数据传输接口。详细介绍可以参考：https://blog.csdn.net/u013184273/category_10859615.html。初学的时候有好多问题没理清楚，现在记录一下： 1、jesd204b分为几个子类，其中subclass 1 支持确定性时延，是最为常用的一个。 由于AD/DA一般有多个lane来传输数据，但是每条lane上的时延
掌握JESD204B（三）–AD6676的调试
Xxx_Capture的博客
07-16 879
基于AD6676-204B讲解第三章 目的： 这一节的目的主要讲了一下DMA传输。上一节我们有讲到项目整体的数据流是AD采集完的数据，首先数据是通过Aurora接口传至ZYNQ FPGA，ZYNQ的P L端接收Aurora发送过来的数据，然后再通过DMA接口，将数据传至PS端，然后P S再把数据通过网络传至上位机。上位机将收到的数据存储成文件，以便后续进行处理。 框图： 具体框图如下： 实现原理： 这里我们这里要使用到的最基本的接口就是Aurora和DMA两个接口，我们来看一下Aurora的IP配置： .
JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明
07-08
**JESD204B标准详解** JESD204B是一个高速串行接口标准，由JEDEC固态技术协会制定，主要用于高速数据转换器（如ADCs和DACs）与数字信号处理器...掌握JESD204B的相关知识，是现代高速信号处理系统设计的关键技能之一。
AD9250 204b Verilog源码_jesd204b_204b_AD9250verilog_
10-03
JESD204B是一个重要的接口标准，由JEDEC固态技术协会制定，用于高速数据转换器与数字信号处理器（DSP）或微控制器之间的通信。JESD204B标准提高了数据传输速率，减少了所需的信号线数量，并提供了错误检测和校正机制...
JESD204B链路调试方案
01-03
JESD204B链路调试方案是一种高速数据传输方案，应用于高速AD/DA转换器领域。该方案主要涉及到高速数据传输、时钟恢复、数据编解码等技术。该方案具有高速数据传输速度、时钟恢复技术、数据编解码技术等优点，广泛...
使用JESD204B接口的AD9144参数设定.docx
04-09
使用 JESD204B 接口的 AD9144 参数设定 在高速 DA 转换工程中，AD9144 的参数设定与 JESD204B 接口有着紧密的关系。为了满足普通的 DA 数据接口，AD9144 的转换速率可以达到 2.5G，需要与 JESD204B 接口相互配合。 ...
JESD204B Survival Guide-JESD204B应用指南英文版
03-03
例如，Analog Devices提供的AD9144是一款16位、2.8GSPS的TxDAC+®数模转换器，它支持JESD204B标准，并可与FPGA或其他数字设备进行高速接口。同样，AD9234、AD9250、AD9625、AD9675和AD9680等器件都是具有JESD204B...
xilinx jesd204b license
04-07
jesd204b ip核 license(不是评估版本，not evaluation license)。2016.2-2018.3亲测可用。到vivado 2019.9版本之前都可以用。
在xilinx上快速实现jesd204b
09-27
在xilinx上快速实现jesd204b.....
JESD204B规范
01-22
JESD204B的标准文件，2011年7月制定，英文文档。ADC，DAC高速数据传输协议
JESD204B的AXI时序分析（对比SRIO）
09-22
本人在写JESD204B的AXI4-Lite配置接口时，发现对端口时序的理解和常规的理解不一样，因此写这篇文章以作记录，具体如下。 1.1 写时序异常 按常规理解的时序图（参照SRIO）写出来的代码，ready是因，valid是果。在仿真时发现在时钟复位配置好后，ready信号并没有按想象中一样，会先拉高来等待输入数据。ready信号是一直为0的。 检查配置情况发现配置没有错误，然后对比JESD204B ip核的demo文件仿真图，发现ready信号要先等valid信号有效后才会输出一个时钟的有效信号。这成了valid是因，ready是果。因果和常规理解的是反着的。 具体的情况见第3节。 1.2 读时序异常 按常规理解的时序为，ready准备好后，输入读取的地址并且valid有效时，ready会拉低去处理内部信号，在输出对应地址数据后，再次拉高等待下一次读取。 但是JESD204B的ip中AXI4-Lite配置接口的读aready是隔一段时间输出一个固定的2个时钟高ready。即使是在availd拉高后aready也不会根据availd拉低，依然是输出固定的2个时钟高信号。这导致我们在需要连续读取内部数据时，不能单纯的把aready当成读取下一个地址准备好的依据。 具体情况见第4节。
xilinx FPGA jesd204b ADC篇(11)：JESD204B ADC硬件实现架构
最新发布
FPGA_LOVE的博客
08-13 493
系统中的每个设备都必须引入该信号，且该信号必须与设备时钟同源，用来确定设备内部帧时钟和多帧时钟的相位。JESD204B协议的应用层、数据链路层数据的处理均由帧时钟负责，帧时钟和多帧时钟是由外部输入的设备时钟在芯片内部产生的，对于某些应用，链路数据不仅以帧为格式，几个帧数据还能组成多帧数据，而多帧数据此时必须对齐于多帧时钟。每个芯片的设备时钟必须同源，且每个芯片内部的帧时钟和本地多帧时钟均由设备时钟产生，这些时钟之间的倍数关系均依赖于JESD204B的不同。子类1:多帧时钟周期必须是设备时钟周期的整数倍。
FMCJ453-基于JESD204B的2路1GspsAD 2路1Gsps DA FMC子卡
11-30 491
FMCJ453-基于JESD204B的2路1GspsAD 2路1Gsps DA 一、板卡概述 该子卡是高速AD9152DAC和AD9680ADC的FMC板。由北京太速科技研发，为客户提供高达2GHz的可用模拟带宽以及JESD204B接口，以快速地对各种宽带RF...
FMC子卡设计资料第457篇-基于JESD204B的2路2Gsps AD 2路2Gsps DA FMC子卡
11-19 4244
FMCJ457-基于JESD204B的2路2Gsps AD 2路2Gsps DA FMC子卡 一、板卡概述 该子卡是高速AD9172DAC和AD9689ADC的FMC板。为客户提供高达2GHz的可用模拟带宽以及JESD204B接口，以快速地对各种宽带RF应用进行原型制作。 AD芯片AD9689，AD9689-2600EBZ支持AD9689-2600—1...
【JESD204系列】四、JESD204B实现结构
weixin_38489928的博客
02-27 1462
JESD204B 协议每条链路由一个或多个通道组成，每个通道中都含有用来对齐和同步的信息。通过同步和对齐功能，可以在接收端还原出原本的数据结构。下面将对几种典型的应用配置进行说明。
JESD204B调试指南：关键原理与实战应用
JESD204B调试手册是一份专注于高速信号传输接口JESD204B的专业文档，该接口在现代AD/DA转换器等高速电子元件中扮演了重要角色，其传输速率和容量性能对器件性能评价至关重要。调试和验证JESD204B已经成为研发过程中...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值