基于FPGA+RTL8201的UDP数据收发之MII接口（二）

基于FPGA+RTL8201的UDP数据收发之MII接口（二）

在上一篇文章中介绍了此次设计使用的硬件组成，以及PHY层芯片RTL8201的简介，在正式学习它的接口之前，我觉得有必要从顶层来了解下网络传输，以我们用到的TCP/IP协议为例，其实我在学习的时候这部分知识也是后期才慢慢形成一个完整的链路的，将它放在设计之前能弄明白，会让后续设计思路很是清晰，如下图所示：

通过上图可以看出，本次设计使用的UDP协议传输隶属于TCP/IP协议中，我们需要发送的数据经过各个层的一级一级打包，最后形成了一个完整的帧结构，将这样一条完整的数据帧发送到PHY收发器（这里就是我使用的RTL8201芯片）就完成了一次数据的发送，同样的，当接收数据时，PHY收发器也会将收到的数据帧发送出来，通过层层解包，就可以得到用户数据了。

MII接口就是本次设计中使用到的与PHY收发器RTL8201通信的接口，即FPGA将打包好的数据帧通过MII接口传输到RTL8201芯片，就可以完成一次数据发送，下图是手册中的MII接口的所有信号以及释义：

主要的信号说明下：

发送时序图：

图中可以看出，每个TXCLK有效的周期，传输半个字节，RTL8201是在TXEN有效，且TXCLK上升沿去接收数据的，FPGA作为发送方，为了满足时序上的建立保持时间，就在TXCLK下降沿对TXEN和数据总线操作就即可；

接收时序：

接收时序同理，FPGA作为接收方，只需要在RXCLK的上升沿且RXDV有效的时候，将RXD[3:0]读入FPGA即可。

先到这吧，下一篇继续…