- 博客(15)
- 收藏
- 关注
RSS订阅原创 数字IC/FPGA设计入门套餐（verilog, modelsim, vcs, verdi, vivado使用入门, fpga基础）
Verilog语言入门，Modelsim/VCS/Verdi使用；Vivado基本操作与FPGA设计基础。
2023-03-08 14:40:55
430
原创 数字IC/FPGA设计之——学习路径
对于在校生或刚学习数字IC/FPGA设计的小伙伴来说，通常迷惑于一个问题：这个方向需要掌握哪些基础知识，学习路径是什么样的？面对网上各种公众号，知乎分享，应该怎么学习呢？SiliconThink（珠海芯思科技）的资深工程师总结如下，希望能有所帮助。可以参考如下知识点与顺序：电子工程师（Electronics Engineer）基础知识 -->数字IC设计专业知识 -->进阶知识、技能的顺序学习。A：电子工程师（Electronics Engineer）基础知识1：电路分析，数字电路基
2021-03-23 17:05:27
5933
原创 数字IC/FPGA设计第一大群（超1600+），群主电子科大06级师兄
06级师兄于2019年2月创建了一个QQ群（877205676），交流数字IC（目前集中于前端设计）/FPGA设计经验，大家相互解答各种小白的入门问题。经过2年的发展，已经有1600+成员。各位师弟师妹，要进去瞧瞧不？群里有很多数字IC/FPGA设计资料：verilog，数字IC设计架构，DC综合，STA, …－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－群主介绍（QQ技术交流群：877205676）：sky：2006年电子科大毕业；前Verisilicon
2021-02-28 15:47:06
779
原创 FIFO控制(数字IC设计基础)
Ourgoal:helpmakinggooddesigns在熟悉SRAM功能与控制时序后，我们来看另外一个在数字IP设计中经常使用的模块：FIFO。SRAM用于数据的暂时存储，读写地址都由controller控制，可以随机访问任意地址。FIFO是first in first out的缩写，其读写有特定的顺序：先进先出。基于“先进先出”这个数据访问顺序的限制，FIFO的功能与控制时序跟SRAM相比是不同的。当然，FIFO也有数据缓存的能力。原文下载地址：http://www....
2021-02-20 15:09:14
782
1
原创 数字系统仿真验证方法 —— 华山论剑
数字系统仿真验证方法 —— 华山论剑全文见如下图片：DF下载：链接：https://pan.baidu.com/s/1AxrXKYDSj8o-iWNCVxRApQ 提取码：anxo－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－群主介绍（QQ技术交流群：877205676）：sky：2006年电子科大毕业；前Verisilicon Sensor Staff Engineer；数字电路前端设计从业14年；主要做视频IP设计（H.264/H.265编解码器设计，J
2020-12-08 12:20:06
410
原创 数字IC/FPGA_大话：setup, hold, uncertainty
数字IC/FPGA_管中窥豹：setup, hold, uncertainty数字电路中，setup, hold, uncertainty时啥东西 ？？？//— 交锋第一轮—//A: STA（比如DC/PT中）时，uncertainty是描述什么东西的？里面有clk skew的成分吗？B: STA时，的确有uncertainty，但是不是给skew留的。A: 给jitter留的吗？B: 再plus others。A: uncertainty = skew + jitter + margin ？
2020-12-01 20:16:33
2275
原创 数字IC前端/FPGA设计_QQ技术交流总结
数字IC前端/FPGA设计_QQ技术交流总结_12019年2月，为了配合腾讯课堂开设《数字IC/FPGA设计入门》的课程，创建了一个QQ技术交流群（877205676），当然自任群主，开始装逼。进来翻看聊天记录，有些逼还有些意思，故整理如下。喜欢的可以看看。后续视情况，每3~6个月再整理一次。下载方式：1：加群877205676，群共享文件找。2：百度网盘：链接: https://pan.baidu.com/s/1iKTlD9Mlt9StIyPzluZP4g 提取码: tujc更多，可关注杨工
2020-11-27 09:22:31
489
原创 FPGA设计/数字IC前端设计学习交流群
超靓数字IC前段设计/FPGA设计学习交流群Our Goal做啥的怎么玩Our GoalHelp you make good designs.做啥的本群以技术讨论为主，偶尔娱乐；要谈谈日常工作，生活也行。非要操心中南海的事，也行，就是别把我们给解散了。暂定技术范围：数字IC设计前端(数字IP/SOC设计)，数字IC流程（DC/PT/DFT/Low Power），FPGA设计。怎么玩自由，开放，平等，包容。你觉的本群能解决的问题，都可以问；也欢迎积极发表自己的看法，对错无所谓，我们都不认识；平时
2020-11-18 19:46:17
743
原创 数字IC前端设计/FPGA设计必备“常识”
数字IC前端设计/FPGA设计必备“常识”基础知识数字IC设计入门“圣经”进阶基本知识、技能写在最后基础知识1：电路分析，数字电路基础；2：微机原理，汇编语言；3：C/C＋＋语言；数据结构；4：Verilog语言（比如夏宇闻老师的《Verilog数字系统设计教程》，Michael, D.Cilette的《Verilog HDL高级数字设计》）；5：晶体管原理；你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了
2020-11-18 11:37:32
1344
原创 跟sky学数字IC/FPGA设计学习培训课程：全集已出
经过2年的努力，数字IC设计前端/FPGA设计培训课程已经录制完毕。并在腾讯课堂收到很多支持和点赞。授课理念：verilog只是语言，表达的是“思想”（硬件俗称Architecture）。就像你懂汉语，但是你能写出李白/杜莆那种激情豪迈的诗吗，能写出朱自清的《背影》吗，或是能做个文章在报刊杂志发表吗？IC设计也是一样。但是语言能教，思想很难教授。但是可以带你领略，带你欣赏。下面的课，就是以此为目标：带你领略数字IC前端设计的风景。具体如下：1：《数字IC/FPGA设计入门》：https:.
2020-11-09 15:20:42
3874
原创 跟sky学数字IC前端设计：数字IP_FPGA实战
1：培训目标通过一个真实的、复杂的视频处理项目的迁移，让学员亲自参与到一个复杂数字系统的IP设计，含IP specification定义，IP架构设计，IP RTL仿真，IP FPGA验证与调试。最终，学员能看到项目实际上电运行后demo的效果。培训使用的FPGA开发板（2块）：培训demo效果：完整Demo视频下载地址：链接：https://pan.baidu.com/s/1dmYKEl1eEKrLo36_m0fXDg 提取码：gak72：培训内容...
2020-11-04 15:24:37
3286
1
原创 红外图像处理：改进的直方图
红外图像处理：改进的直方图红外领域，常用直方图拉伸来进行14bit数据到8bit数据的转换，以方便显示。传统直方图拉伸算法存在如下问题：1）对于红外图像，细节丢失严重；2）图像柔和度不够，人感观不理想；我们在分析红外数据特点，结合各种实际应用场景（高温/低温物体同时存在；雨雾天气；有太阳的天空与地面）的数据分析，提出了改进的直方图拉伸算法。相对于传统的直方图算法，有如下改变：1）图像细节...
2019-06-04 21:14:26
5485
5
原创 导向滤波（guided filter）的数字电路/FPGA实现
导向滤波（guide filter）的数字电路实现导向滤波介绍数字电路框架滤波效果导向滤波介绍在图像处理中（比如图像的H.264压缩），经常需要对图像进行2D滤波以进一步提高H.264的压缩效果。以前常用的均值滤波，高斯滤波虽然能滤除图像噪声但是对图像原本的边缘也进行了模糊，滤波效果较差。后来在算法上提出了一些保边滤波算法，比如双边滤波，导向滤波。这些算法在滤除噪声的同时，能很好的保持图像原本...
2019-02-04 20:05:18
2166
原创 H264_Lite高清视频编码器/解码器IP核（FPGA/ASIC通用）
H264_Lite高清视频编码器/解码器IP核我公司针对图传系统（如无人机无线图传），推出H.264高清视频编解码器IP核。可以在FPGA/ASIC上集成使用。H264_Lite视频编解码器（encoder&decoder）由硬件描述语言verilog实现，此设计经过FPGA EDA工具编译后可集成于可编程逻辑器件(FPGA)平台；也可以使用Synopsys Design Com...
2018-07-29 23:07:03
6508
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人