Our goal: help making good designs
在熟悉SRAM功能与控制时序后,我们来看另外一个在数字IP设计中经常使用的模块:FIFO。SRAM用于数据的暂时存储,读写地址都由controller控制,可以随机访问任意地址。FIFO是first in first out的缩写,其读写有特定的顺序:先进先出。基于“先进先出”这个数据访问顺序的限制,FIFO的功能与控制时序跟SRAM相比是不同的。当然,FIFO也有数据缓存的能力。
原文下载地址:http://www.siliconthink.cn/technical.html
---------------------------------------
顺带打个广告:
- 《数字IC/FPGA设计入门_合集》:https://ke.qq.com/course/3133628?tuin=64ce5e2a
- 《PPGA设计入门》: https://ke.qq.com/course/3067626?tuin=64ce5e2a
- 《On-Chip-Bus 精讲》: https://ke.qq.com/course/2900266?tuin=64ce5e2a
- 《数字IP设计实例_A》:https://ke.qq.com/course/3132227?tuin=64ce5e2a
- 《数字IP设计实例_B》:https://ke.qq.com/course/3200590?tuin=64ce5e2a
- 《数字IP_FPGA设计实战》:https://ke.qq.com/course/3292002?tuin=64ce5e2a
---------------------------------------
群主介绍(QQ技术交流群:877205676):
sky:2006年电子科大毕业;前Verisilicon Senior Staff Engineer;数字电路前端设计从业14年;主要做视频IP设计(H.264/H.265编解码器设计,JPEG编解码器设计),CNN加速器IP设计。参与7颗ASIC/SOC芯片设计(量产3颗)。目前申请3篇国家发明专利。
公司主页:http://www.siliconthink.cn