FIFO控制(数字IC设计基础)

13 篇文章 0 订阅
3 篇文章 0 订阅

Our goal: help making good designs

 

在熟悉SRAM功能与控制时序后,我们来看另外一个在数字IP设计中经常使用的模块:FIFO。SRAM用于数据的暂时存储,读写地址都由controller控制,可以随机访问任意地址。FIFO是first in first out的缩写,其读写有特定的顺序:先进先出。基于“先进先出”这个数据访问顺序的限制,FIFO的功能与控制时序跟SRAM相比是不同的。当然,FIFO也有数据缓存的能力。

 

原文下载地址:http://www.siliconthink.cn/technical.html

 

---------------------------------------

顺带打个广告:

  1. 《数字IC/FPGA设计入门_合集》:https://ke.qq.com/course/3133628?tuin=64ce5e2a  
  2. 《PPGA设计入门》:    https://ke.qq.com/course/3067626?tuin=64ce5e2a
  3. 《On-Chip-Bus 精讲》:  https://ke.qq.com/course/2900266?tuin=64ce5e2a
  4. 《数字IP设计实例_A》:https://ke.qq.com/course/3132227?tuin=64ce5e2a
  5. 《数字IP设计实例_B》:https://ke.qq.com/course/3200590?tuin=64ce5e2a
  6. 《数字IP_FPGA设计实战》:https://ke.qq.com/course/3292002?tuin=64ce5e2a​​​​​​​

---------------------------------------

群主介绍(QQ技术交流群:877205676):

sky:2006年电子科大毕业;前Verisilicon Senior Staff Engineer;数字电路前端设计从业14年;主要做视频IP设计(H.264/H.265编解码器设计,JPEG编解码器设计),CNN加速器IP设计。参与7颗ASIC/SOC芯片设计(量产3颗)。目前申请3篇国家发明专利。

 

公司主页:http://www.siliconthink.cn

 

  • 1
    点赞
  • 4
    收藏
    觉得还不错? 一键收藏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值