数字IC/FPGA_大话：setup, hold, uncertainty

数字电路中，setup, hold, uncertainty时啥东西 ？？？

//— 交锋第一轮—//
A: STA（比如DC/PT中）时，uncertainty是描述什么东西的？里面有clk skew的成分吗？
B: STA时，的确有uncertainty，但是不是给skew留的。
A: 给jitter留的吗？
B: 再plus others。

A: uncertainty = skew + jitter + margin ？
B: 不对

A: hold check：uncertainty = skew；
setup check：uncertainty = jitter + skew + margin。
B: 能把setup/hold分开说，已经很厉害了。
但是公式不对，仔细看讨论。或度娘。

A: 还不对啊？看不出有啥问题了
B: 那chip有bug，你这就不debug啦？

A: 应该把skew都去掉？剩下的应该是对的。
B: hold就不需要margin ?

A: 那holdcheck是不是也要把jitter考虑进去呢？
B: 不需要。

A: 可是jitter也会导致数据早到或晚到呀……？
B: hold是对同一个时钟边沿进行检测，跟jitter没关系，和skew有关。
A: 好，看来我还是要再学习一个。

//— 学完，再次过招—//
A: hold check：uncertainty = skew + margin；
setup check：uncertainty = jitter + skew + margin。
公式是这样，但是在做时序约束的时候一般就只约束setup，hold不满足时一般加buffer就ok，所以不太关注holdcheck。
B: 刚刚那评价得收回。你这背书的吧？
setup/hold都是你“老婆”or“老公”，一个是白天，一个是晚上而已。

打酱油：hold check在cts之前是需要skew的，在做完cts之不需要了吧。
A: 没啊。好久没接触过cts了。
B: 实操正确，但是理解不到位。

A:“hold check在cts之前是需要skew的，在做完cts之不需要了吧。”
是说在cts之后可以认为skew=0吗？
打酱油：cts之后，时钟数的结构已经确定了，skew也是确定了。我也是只是跑过一次流程。一般sta的时候，我都会用pt去修时序跟cross-talk。先让工具自动修setup跟hold，如果没修完，会手动插buffer 来弄。
B: 所以，hold violation需要fix吗？

A: 肯定需要啊。
B:“hold check：uncertainty= skew + margin；
setup check：uncertainty= jitter + skew + margin。
公式是这样，但是在做时序约束的时候一般就只约束setup，hold不满足时一般加buffer就ok，所以不太关注hold check。”，
那刚才这话，啥意思？

打酱油：需要的啊，不然后仿过不了。
A: 只不过比setup容易处理一些。
打酱油：我也是他这样的 对hold关注更少一点 buffer大法直接修完。
A: 都很重要，一个不满足功能就乱了。

B: 你老婆(or 老公)，有晚上比白天更容易相处一说吗？
打酱油：明白了，在关注setup的时候也要关注hold。
A: 好吧，可能是我没遇到过难处理的hold。
B: 说明你老婆（女朋友）很好。娶了呗。

打酱油：找女朋友找频率低的即可。
A: 不说了，还是单身狗一条呢。
B: 频率低，晚上也一样难处吧（hold）？

A: hold跟频率没关系吧？
打酱油：setup可以放宽点，晚上处理的时候，早上不会出问题？
打酱油：我遇到过在修hold的时候 插buffer hold搞定了setup出来了。
B: 晚上太累，白天起不来。？

打酱油：我这说法不准确。hold跟频率是无关的，是跟setup check的margin（有多少positive slack）有关。这样说是不是更准确一点。
A: “我遇到过在修hold的时候 插bufferhold搞定了setup出来了。”，插的位置不对？
打酱油：也有这个可能。
B: 经典。

PS：什么是setup, hold, uncertainty？读懂上面的段子，基本理解了。

Nobody knows all the answers, but Baidu/Google may …

－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
群主介绍（群：877205676）：
sky：2006年电子科大毕业；前Verisilicon Sensor Staff Engineer；数字电路前端设计从业14年；主要做视频IP设计（H.264/H.265编解码器设计，JPEG编解码器设计），CNN加速器IP设计。参与7颗ASIC/SOC芯片设计（量产3颗）。目前申请3篇国家发明专利。