CT总线交换的本质（三）--几个技术要点

3．1 什么是锁存（器）？

      

       锁存（器）就是受控与时钟的寄存器，它分为边缘锁存和脉冲锁存。通常使用的是边缘锁存，边缘锁存又分为上升锁和下降锁。

 

       以上升锁为例，如上图所示，在下降期T1、T3时间内，寄存器内容是不会发生变化的，处与加锁期；只有在T2、T4上升期（解锁期）才会发生变化。

3．2 为什么要帧分组？

       T8100有两个可编程控制的帧分组，分为A组与B组。本来一组就可以了，为什么需要两组呢？

       T8100芯片不仅要考虑本身的时隙交换功能，更主要的是作为其它在板芯片或电路的帧时隙源。如果一块板上有8个DSP，用一个时钟可能是不可靠的。分为两组，每组驱动四块，这样比一组帧控制8片DSP要可靠的多。

       T8100包含12个顺序线操作（12 sequenced lines operating），什么是“顺序线操作”？其实12个顺序线也就是12个同步位。芯片提供1-bit、2-bit、1-byte和2-byte四种脉冲宽度，这四种模式每种都可以设定12个同步位。比如在1-bit模式下，同步位可以选

  

3．3 什么是子速率交换？

       Subrate  switching

       我们知道一个时隙是A律8位，交换时可以半时隙的进行（4位），还可以2位的进行。T8100可以进行半元组（nibbles）、二位二进制数（dibits）和位交换。

3．4 串/并转换的执行者

       作为交换码流时隙数据的来源者（输入：串/并转换）和交换后数据的发出者（输出：并/串转换），其执行是通过芯片自动进行的。可用配置寄存器进行细节配置。对于T8100来说，只需给出码流和时隙地址，在片设备会自动产生内部存储器地址映射。

3．5 常数帧(固定)延迟、最小延迟连接

       固定延迟必需借助双缓冲来进行，单缓冲只能实现最小延迟连接。