异步FIFO设计（二）吃透笔记

最新推荐文章于 2024-02-21 11:02:40 发布
最新推荐文章于 2024-02-21 11:02:40 发布
阅读量1.1k 收藏 11
点赞数 1
分类专栏： 存储器RAM verilog 文章标签： fpga开发 fifo verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yh13572438258/article/details/121863732
版权

目录

一、FIFO基本概念

 二、FIFO的作用

 三、判断空满标志

 四、指针计数器选择

 四、异步FIFO的结构及设计代码

一、FIFO基本概念

 二、FIFO的作用

 

 参考FIFO存储器概念介绍_博客-CSDN博客

为什么图中的同步电路只能用来对一位异步信号进行同步呢?

 （a）当有两个或更多的异步信号(控制或地址)同时进入本时域来控制本时域的电路时,如果这些信号分别都用上图同步电路来同步就会出现问题,由于连线延迟或其他延迟使两个或更多的异步信号(控制或地址)之间产生了skew,那么这个skew经过同步器同步进入本时域后,会产生很大的skew 或产生竞争,导致本时域电路出错。

 （b）不同同步器之间有延迟不一样，出现亚稳态，多位变化出现错误的可能性加大

 

 三、判断空满标志

 

 四、指针计数器选择

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 四、异步FIFO的结构及设计代码

 

 mem是8*8的寄存器,ADDRSIZE多定义了一位，便于指针对比满或者空。

 

 

 

 

 

 

 

 

 

 

 

课程：叩持电子IC修真院

一点一点的进步
关注
  • 1
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
基于Verilog HDL的异步FIFO设计与实现
08-05
本文提出一种新颖的异步FIFO设计方案，它通过先比较读写地址并结合象限检测法产生异步的空/满标志，再把异步的空/满标志同步到相应的时钟域。通过仿真验证，该方法是稳定有效的。
异步FIFO设计
02-03
摘要：本文介绍如何应用美国QUICKLOGIC公司的QUICKRAM器件设计高速、高可靠异步FIFO（AsynchronousFIFO）。  关键词：异步FIFO   异步FIFO广泛地用于计算机网络工业中进行非同步数据传送，这里的非同步指按一种速率发送而按另一速率接收。因此异步FIFO有两个不同的时钟，一个为读同步时钟，一个为写同步时钟。   当数据从一个时钟驱动的模块进入另一个时钟驱动的模块时，一个需仔细解决的问题就出现了。例如当写时钟比读时钟快时，未读走数据有可能被新数据覆盖，因而导致数据丢失。为了解决这个问题，就必须增加一些控制信号和状态信号，控制信号如pusb、pop，状态信号如em
apb/axi异步桥实现
cy413026的博客
03-20 1万+
1.基本异步处理电路 1.1电平同步 1.2脉冲同步 现将脉冲变成电平，同步之后再恢复， 1.下面是脉冲展电平的做法 2.下面是电平恢复脉冲 1.3异步fifo 1.4demux同步 DEBUX通过一个同步到目标时钟域的信号作为目标时钟域多比特数据更新的使能信号 2.Qualifier synchronization 其实和demux很相像，先选择一个quali...
异步dcfifo的读写
weixin_34268579的博客
03-21 439
异步dcfifo的原理 Dcfifo即是Double clk fifo，意思是双时钟的fifo。或许你现在还不知道什么是fifo，那我就先从fifo（就是同步fifo，不过同步fifo在实际运用中比较少）开始说起吧！ scfifo的原理 一般的fifo是单时钟（读写同步），就是读写用同一个时钟信号，其框图如下： 端口说明如下： 官方的DCFIFO资料中有这...
跨异步时钟域的6种方法
helrori
05-25 1万+
方法1 双触发器（打2拍） 该方法只用于慢到快时钟域的1bit信号传递。 module ff2( input clk0,//10M input din, input clk1,//100M output dout ); reg din_r=1'd0; reg r0=1'd0; reg r1=1'd0; assign dout = r1; always@(posedge clk0) din_r <= din;/
AHB2APB桥接器设计（1）——基本原理
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
05-20 8032
AHB2APB桥的基本原理 AHB to APB桥的基本原理 AHB 1. AHB与APB总线 AHB: Advanced High-performance Bus，高级高性能总线APB: Advanced Peripheral Bus，高级外设总线 2. AHB与APB总线的特性 1.高性能、高时钟频率、高带宽 > 2.多master并行操作、Burst突发操作、split分片传输、2级流水线传输 3.可以作为master接口，也可以作为slave接口 4.CPU、DSP
DSU(DynamIQ™ Shared Unit) -- CPU Bridge
最新发布
qq_34461672的博客
02-21 1206
异步桥异步桥梁的作用就是在不同时钟域的模块之间进行通信。它们可以充当一个中介，确保来自一个时钟域的数据能够被正确地传输到另一个时钟域，并在传输过程中保持正确的同步和时序关系。
FIFO的工作原理及其设计
Jackiezhang1993的博客
03-21 1万+
FIFO( First Input First Output)简单说就是指先进先出。FIFO存储器是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个口是存储器的输入口，另一个口是存储器的输出口。对于单片FIFO来说，主要有两种结构：触发导向结构和零导向传输结构。触发导向传输结构的FIFO是由寄存器阵列构成的，零导向传输结构的FIFO是由具有读和写地址指针的双口RAM构成。FIFO与普通RAM存储器的是没有外部读写地址线（指针），使用方便，但。
输出/输入延迟约束
Jackiezhang1993的博客
06-14 3646
数字通信的时序模型主要分为：系统同步、源同步和自同步。详细见【理论篇】IC间通信的时序模型——系统同步、源同步和自同步。 在源同步输出接口中，前级模块/系统为后级目标提供源时钟。 图中的PLL可以是锁相环，还可以是分频/倍频器，甚至是直连线。 在边缘对齐源同步接口中，时钟转换与数据转换同时进行。 ①前级模块/系统的输入端口需要一个基础时钟。
异步FIFO设计的仿真和综合技术（重点理解）.pdf
04-15
异步FIFO设计的仿真和综合技术 异步FIFO是一种异步时钟域之间的数据传输机制，旨在确保数据的安全传输。异步FIFO的设计需要考虑多时钟域之间的同步问题，否则可能会出现数据传输错误。因此，本文将详细介绍异步FIFO...
基于PCIExpress的多核SoC片间异步桥设计与实现
08-26
基于PCIExpress的多核SoC片间异步桥设计与实现
AHB2AHB bridge
11-14
AHB2AHB async bridge design
高速异步FIFO的设计与实现
08-08
"高速异步FIFO的设计与实现" 本文设计了一种利用片内RAM构造FIFO器件的设计，重点强调了设计有效、可靠的握手信号FULL和EMPTY的方法，并在LATTICE公司的FPGA芯片LFXP2-5E上实现。 异步FIFO是解决多时钟系统之间的...
FIFO_ASYNC_CDC_异步fifo设计_
10-01
在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区，这样既可以使相异时钟域数据传输的时序...
Ahb2ApbBridge
weixin_43274923的博客
08-23 4859
一、设计前需注意 （1）要做总线，协议是关键，每个控制信号与输入输出的时序一定要搞清楚，直接看amba官方spec，链接已贴出http://pan.baidu.com/s/1gfwxTWB。 （2）Ahb2Apb桥作为逻辑连接器，一方面是在AHB的Slave，另一方面也是AHB的Master。弄清这个概念，就可以定义输入输出的端口，以及需要满足的时序。 （3）HREADY是arbiter收集各个AHBslave设备的HREADYou...
bus skew
fgupupup的博客
06-18 1904
https://blog.csdn.net/Times_poem/article/details/52023063?utm_source=blogxgwz35 我们可以对异步FIFO的地址采用binary编码，这样并不影响异步FIFO的功能，前提是读写地址同步时能够保持正确。这种情况在功能仿真时完全正确，问题只有到时序仿真时才会遇到。毛刺可以说是异步电路的杀手，一个毛刺被触发器采样后会被放大，然后传播，导致电路功能出错。binary编码的地址总线在跳变时极易产生毛刺，因为binary编码是多位跳变，在实现
一文搞定同步与异步FIFO基本知识
Feng995883092的博客
05-18 1133
一文搞定同步FIFO和异步FIFO基本知识
DC综合约束012_异步FIFO中的格雷码设置max_delay
热门推荐
IC小鸽的博客
03-31 1万+
DC综合约束012_异步FIFO中的格雷码设置max_delay 1、异步fifo中格雷码约束 为了保证异步fifo的功能和性能保证，需要在综合约束文件sdc中，约束异步FIFO格雷码的最大延时。约束如图所示：从格雷码寄存器的时钟端口---->到3级同步器的输入端口的最大延时。写地址waddr和读地址raddr格雷码同步都需要设置set_max_delay，延时可设置为读写时钟中最快时钟......
关于异步FIFO设计，这7点你必须要搞清楚
孤独的单刀
03-18 1万+
这篇文章可能帮助您：了解异步FIFO设计中的7个要点。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值