存储器RAM
文章平均质量分 71
一点一点的进步
数字ic设计
展开
-
异步FIFO设计(二)吃透笔记
目录一、FIFO基本概念二、FIFO的作用三、判断空满标志四、指针计数器选择四、异步FIFO的结构及设计代码一、FIFO基本概念二、FIFO的作用参考FIFO存储器概念介绍_博客-CSDN博客为什么图中的同步电路只能用来对一位异步信号进行同步呢?(a)当有两个或更多的异步信号(控制或地址)同时进入本时域来控制本时域的电路时,如果这些信号分别都用上图同步电路来同步就会出现问题,由于连线延迟或其他延迟使两个或更多的异步信号(控制或地址)之间产生...原创 2021-12-10 20:28:57 · 1150 阅读 · 0 评论 -
异步FIFO设计详解
一、FIFO介绍FIFO存储器概念介绍_的博客-CSDN博客二、FIFO的“空”/“满”检测FIFO设计的关键:产生可靠的FIFO读写指针和生成FIFO“空”/“满”状态标志。当读写指针相等时,表明FIFO为空,这种情况发生在复位操作时,或者当读指针读出FIFO中最后一个字后,追赶上了写指针时,如下图所示:当读写指针再次相等时,表明FIFO为满,这种情况发生在,当写指针转了一圈,折回来(wrapped around)又追上了读指针,如下图:为了区分到底是满状态还是空.原创 2021-12-10 19:41:59 · 8232 阅读 · 8 评论 -
verilog伪双端口RAM设计
一个端口只读,一个端口只写;原创 2021-12-10 17:36:54 · 3125 阅读 · 0 评论 -
同步FIFO设计(二)
一、前言 FIFO (First-In-First-Out) 是一种先进先出的数据交互方式,FIFO按工作时钟域的不同又可以分为:同步FIFO和异步FIFO。 同步FIFO的写时钟和读时钟为同一个时钟,FIFO内部所有逻辑都是同步逻辑,常常用于交互数据缓冲。异步FIFO的写时钟和读时钟为异步时钟,FIFO内部的写逻辑和读逻辑的交互需要异步处理,异步FIFO常用于跨时钟域处理。 更多介绍见FIFO存储器概念介绍_冬天里的棉袄博客-CSDN博客二、原理 典型同步FIFO有三部分组原创 2021-12-10 17:23:00 · 549 阅读 · 0 评论 -
同步FIFO设计(一)分模块设计
FIFO介绍见FIFO存储器概念介绍_的博客-CSDN博客同步FIFO结构图:FIFO中的ram一般是双端口ram,所以有独立的读写地址。因此可以一种是设置读,写指针,写指针指向下一个要写入数据的地址,读指针指向下一个要读的地址,通过ptr_gap计数器获得空满标志。用一个位宽为地址位宽拓展一位的计数器ptr_gap判断FIFO空满设置一个计数器,当写使能有效的时候计数器加一;当读使能有效的时候,计数器减一,将计数器与ram的size进行比较来判断fifo的空满状态。这种方法设计比.原创 2021-12-10 16:49:20 · 653 阅读 · 0 评论 -
FIFO存储器概念介绍
目录一、FIFO存储器概念及解释二、FIFO主要用途三、FIFO重要参数与输入输出端口四、FIFO的种类五、FIFO设计的关键一、FIFO存储器概念及解释FIFO( First Input First Output)简单说就是指先进先出。FIFO存储器是系统的缓冲环节,如果没有FIFO存储器,整个系统就不可能正常工作,它主要有几方面的功能:1)对连续的数据流进行缓存,防止在进机和存储操作时丢失数据;2)数据集中起来进行进栈和存储,可避免频繁的总线操作,减轻CPU.原创 2021-12-10 15:40:40 · 6379 阅读 · 0 评论 -
二进制位,字节,字,字长的概念与区分
目录位(bit)字节(byte)字(word)字长二进制单位转换关系位(bit)位表示的是二进制的位(bit)。表示一个二进制数码0或1,是计算机存储处理信息的最基本的单位。一个二进制位只能表示2种状态(0或1)。字节(byte)字节(Byte,拜特)是计算机处理数据的基本单位,用B来表示,计算机以字节为单位存储和解释信息,1Byte=8bit,一个字节是8个比特、一个字节由8位组成。一个字节可以存入一个ASCII码,2个字节可以存放一个汉字国标码。字(word)原创 2021-12-06 17:53:28 · 11486 阅读 · 0 评论 -
DDR基本原理
目录一、DDR概念简介二、存储器分类三、DDR存储器一、DDR概念简介 DDR的全称为Double Data Rate SDRAM,也就是双倍速率的SDRAM,SDRAM在一个CLK周期传输一次数据,而DDR在一个CLK周期传输两次数据,分别在上升沿和下降沿各传输一次数据,该概念称为预取,在描述DDR速度的时候一般使用MT/S单位,也就是每秒多少兆次数据传输。DDR,即双倍速率同步动态随机存储器,是内存的其中一种。DDR作为存储器中的一种,在各种存储器RAM,ROM以及FI...原创 2021-12-06 15:54:09 · 22148 阅读 · 0 评论 -
用verilog单端口RAM设计
一、目标用verilog实现一个深度为16,位宽8bit的单端口SRAM。搭建一个仿真环境,完成初始化,读取,写入的操作二、结构图三、设计代码module single_ram#( parameter ADDR_WIDTH = 4, parameter MEM_DEPTH = 16, parameter DATA_WIDTH = 8 )( input clk, input wr_en, input rd原创 2021-12-02 16:59:36 · 3314 阅读 · 0 评论 -
各种存储器RAM,ROM以及FIFO解释和区别
目录一、存储器解释1.ROM:只读存储器2.PROM:可编程ROM3.EPROM:可擦除可编程ROM4.EEPROM:电可擦除可编程ROM5.FLASH ROM:快闪只读存储器(闪存)6.RAM:随机访问内存7.SRAM:静态随机存取存储器8.DRAM:动态随机存取存储器9.FIFO:先入先出二、不同端口RAM和FIFO区别 1.单端口RAM: 2.真双口RAM: 3.伪双口RAM: 4.F...原创 2021-12-02 15:07:11 · 7183 阅读 · 0 评论