PCIe协议中的专业名词

最新推荐文章于 2024-05-09 19:14:17 发布
最新推荐文章于 2024-05-09 19:14:17 发布
阅读量2.3k 收藏 2
点赞数 1
分类专栏： SI
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yinuoheqian123/article/details/104028071
版权
SI 专栏收录该内容
116 篇文章 246 订阅
订阅专栏

high performance 高性能

general purpose I/O interconnect 通用I/O互联

a wide variety of future computing and communication platforms 各种未来的计算和通信平台

load-store architecture 负载存储架构

parallel bus 并行总线

highly scalable 高度可扩展

packetized protocol 分组协议

hot plug/hot swag 热插拔

multiple platform interconnect 多平台互连

enumerate and configure 枚举和配置

configuration paradigm 配置范式

low-latency 低延迟

小孟boy
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
【我所认知的BIOS】->PCI enumerate
肢解BIOS
10-06 2万+
这篇文章本是很久以前写的，最近感觉比较懒惰今天才贴出来。近两年开始EFI越来越流行了，可以说逐渐有颠覆legacy bios的趋势。处于对知识的渴望和追求我也最近对EFI有了一些简单的了解，我打算在后续的文章中做一个关于EFI的专题，基于EDK来写blog应该不错。毕竟它是开源的嘛，如果以AMI的EFI来写文章我估计可能会涉及到商业机密的问题。希望能像网上那个《linux的那些事儿》那样做成一个一个的小专题。也希望如果有兴趣的朋友或者BIOSER能够和我联系，咱们一起研究哈。期待您的加入。。。先说说我的打算
pcie处理层协议中文详解.pdf
01-31
TLP是PCIE协议中请求和响应信息的基本单位，包含了所有需要传输的信息。TLP主要由包头（TlpHeader）、有效数据负荷（DataPayload）和tlp开销块（TlpDigest）组成。包头包含了控制信息，例如地址空间、事务类型、流量...
PCIe学习笔记（14）--- BARs & Base & Limit
03-21 3813
BAR Base address register 用来申请内存范围，访问类型（P-MMIO, NP-MMIO, IO）， 宽度（32/64 BITS） 以及系统分配的首地址 Base & Limit PCIe EP（TYPE 0 HEADER）没有这两个寄存器 RC, SWITCH (TYPE 1 HEADER)包含这两个寄存器 用作设定RC/SWITCH SECONDAR
PCIE学习之术语（持续更新）
yuanshibiantai的博客
12-11 7776
RC：Root Complex，RC设备用于连接CPU/内存子系统 和 I/O设备；RC模式下，PCIE配置头中的类型值为1；RC模式下，支持配置和I/O事务 EP：EndPoint，EP设备通常表示一个串行或I/O设备；EP模式下，PCIE配置头中的类型值为0；EP模式下，PCIE控制器接收针对本地内存空间的读写操作 RCW：Reset Configuration Word POR: Power On Reset MSI：Message Signaled Interrupts FC：Flow C
PCIE常用缩写及含义【持续更新】
m0_61703043的博客
06-17 2070
PCIE常用概念收集
PCIE常用缩写及含义
cy413026的博客
07-26 1128
PMCLBCDBIMSG_GENHOT PLUG，在DPDK中选择的中断模式，使用此接口。10.PCIEcontroller和PCIE PHY：PIPE接口用于连接PCIE controller和PCIE PHY， controller用PIPE接口发送并行数给PHY用于并串转换等操作， PHY把串并转换得到的并行数通过PIPE接口送给controller。
Intel PCIE协议规范
03-21
在IT领域，PCI Express（PCIe）协议是现代计算机中数据传输的重要标准，它提供了高速、低延迟的接口，使得CPU和其他硬件组件如显卡、网卡、存储设备等能够高效地交换信息。Intel作为业界领导者，对PCIe协议规范有着...
pcie 协议 5.0
11-09
开源pcie 5.0 官方文档 PCI, PCI Express, PCIe, and PCI-SIG are trademarks or registered trademarks of PCI-SIG. All other product names are trademarks, registered trademarks, or servicemarks of their ...
PCIe 协议3.1
02-16
具体而言，在PCIe 3.1版本中，新增了与下游端口遏制（DPC）相关的特性，这使得该协议在处理如Nvme固态硬盘的热插拔操作时更加稳定和可靠。 PCIe 3.1标准的发布时间为2015年12月7日，修订号为3.1a。PCIe 3.1协议的...
PCIE5.0协议标准
07-18
PCIE5.0协议标准 PCIE（Peripheral Component Interconnect Express）是一种高速串行总线标准，旨在取代传统的PCI总线标准。PCIE5.0是PCIE标准的最新版本，于2021年6月9日发布。PCIE5.0协议标准是PCIE技术的最新...
4G模块原理图
12-04
用AD画的4G模块的开发板图，包含原理图和PCB，初学用户可以使用。
PCIE总线
UUUUUltraman的博客
02-10 1679
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。
【PCIe小知识】如何区分PCIe协议中的P2P和E2E？
itnan110的博客
05-01 3048
上述三种传输方式，如下图所示：图中，蓝色通道表示点对点(Point to Point)传输；红色通道表示**端对端(End to End)传输；绿色通道表示同级间(Peer to Peer)**传输。
沧小海笔记之PCIE协议解析——第一章 PCIE概述（上）
热门推荐
滄海的博客
03-29 1万+
目录 第一章 PCIE概述（上） 1.1 PCIE是什么 1.2 PCIE的链接方式 第一章 PCIE概述（上） PCIE全称peripheral component interconnect express，一个词一个词翻译就是外围设备组件互联特快，就是贼快的外围设备互联接口协议，说是外围，那么，是谁的外围呢？最初是Inter公司在2001年提出的，也就是他们家X86处理器和外围设备互联用的一个协议，且是为了取代跟不上时代发展的PCI提出的，并在相关技术的不断发展中迸发出来了无限潜力，成为了F.
PCIe学习笔记（12）--- PCIe总线的枚举过程 ENUMERATION
03-13 1万+
1. 画张图 PROCESSOR ^ | |Primary bus | Root Complex Host to PCI bridge | |Secondary bus  |Bus 0 Bridge 的UPSTREAM, 我们称它为PRIMARY BUS Bridge的DOWNSTREAM,我们称它为SECONDARY BUS
pci 总线注册& pcie 设备枚举
最新发布
wing_7的博客
05-09 126
这个ops 一般实在pci_mcfg_match_quirks 中根据bios传递过来的mcfg_oem_id/mcfg_oem_table_id/mcfg_oem_revision 来决定。1. 设备的扫描从pci_scan_root_bus_bridge开始，首先需要先向系统注册一个host bridge，在注册的过程中需要创建一个root bus，也就是bus 0，在pci_register_host_bridge函数中，主要是一系列的初始化和注册工作，此外还为总线分配资源，包括地址空间等；
PCIe基础知识
weixin_41884251的博客
05-29 2540
这里写自定义目录标题PCI PCI PCI是Peripheral Component Interconnect(外设部件互连标准)的缩写，它是目前个人电脑中使用最为广泛的接口，几乎所有的主板产品上都带有这种插槽 PCI总线有32bit、64bit之分；从总线速度上分，有33MHz、66MHz两种 PCI是一种并行总线 ...
PCIe协议学习
黑客三遍猪
07-21 2514
参考 PCIE 3.0中使用的动态均衡概念 PCIE training 芯片中的数学——均衡器EQ和它在高速外部总线中的应用
MSI/MSI-X Capability结构
whut_gyx的专栏
01-10 2407
PCIe设备可以使用MSI或者MSI-X报文向处理器提交中断请求，但是对于某个具体的PCIe设备，可能仅支持一种报文。在PCIe设备中含有两个Capability结构，一个是MSI Capability结构，另一个是MSI-X Capability结构。通常情况下一个PCIe设备仅包含一种结构，或者为MSI Capability结构，或者为MSI-X Capability结构。
pcie协议详解中文
07-28
PCIe（Peripheral Component Interconnect Express）是一种高速串行总线协议，用于在计算机系统中连接外部设备和主机。以下是对PCIe协议的详细解释： 1. 架构：PCIe基于点对点连接的拓扑结构，其中包括一个或多个...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小孟boy

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值