- 博客(1)
- 资源 (4)
- 收藏
- 关注
RSS订阅原创 cache line大小与数组定义
在TI NYQUIST的CPU中，每个CPU的corePac内部有二级内存，即L1，L2。L1与L2均可支持配置为canch区与memory区的组合，在CPU外部即片上有多核共享内存（MSM），DSP可以外接DDR内存。MSM系统默认可以直接被L1的cache区所cache，不必被L2的cache区所cache。DDR可以被分为很多段，每段可以独立支持配置为Cacheable与Non-cach
2015-02-10 22:31:09
3427
lemoal-nvme-polling-vault-2017-final_0.pdf
https://events.static.linuxfound.org/sites/events/files/slides/lemoal-nvme-polling-vault-2017-final_0.pdf
2020-03-13
个人总结 - m25p80.c debug on Micron spi nor_flash.pdf
个人总结 - 对flash芯片MTD驱动文件m25p80.c进行debug，是基于Micron的MT25Q128 spi nor_flash chip（16M）
2017-09-04
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人