![](https://img-blog.csdnimg.cn/20201014180756930.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
fpga
开心an
这个作者很懒,什么都没留下…
展开
-
Quartus ii与 Modelsim结合进行前仿真和后仿
声明:本文复制与网上,非本人自己写,感觉内容不错,供大家分享学习(筆記) 如何使用ModelSim作前仿真與後仿真? (SOC) (Quartus II) (ModelSim)2009-06-04 15:00Abstract本文介紹使用ModelSim做前仿真,並搭配Quartus II與ModelSim作後仿真。Introduction使用環境:Qua转载 2013-03-16 13:16:02 · 6279 阅读 · 0 评论 -
如何使用Nios II的中断:PIO中断与定时器中断
软硬件环境硬件:艾米电子EP2C8核心板+2.4’ TFT套件软件:Altera Quartus II 10.0 + Nios II 10.0 Software Build Tools for Eclipse 内容1 PIO中断此处以ADS的nIRQ引脚为例。1.1 在SOPC Builder中例化PIO图1.1 例化PIO核图1.2 Basic转载 2013-05-14 20:24:51 · 13414 阅读 · 0 评论 -
LCD 画线方法及C语言实现
数学上的直线是没有宽度、由无数个点构成的集合,显然,光栅显示器只能近地似显示直线.当我们对直线进行光栅化时,需要在显示器有限个象素中,确定最佳逼近该直线的一组象素,并且按扫描线顺序,对这些象素进行写操作,这个过程称为用显示器绘制直线或直线的扫描转换. 由于在一个图形中,可能包含成千上万条直线,所以要求绘制算法应尽可能地快.本节我们介绍一个象素宽直线绘制的三个常用算法:数值微分法(DD转载 2013-04-13 10:52:01 · 891 阅读 · 0 评论 -
quartus ii 12 自定义元件实践总结
quartusii 12中,如果想使用nios ii,软件推荐使用qsys来取代sopc,但是qsys刚出来,加上后面nios ii software build tools 使用了eclipse,问题多多。坑爹多多啊。自定义元件步骤:1.硬件逻辑根据avalon总线信号,选用其中的信号,一般都是avalon-MM接口。使用verilog写一个实现的元件。一般分为三部分写。一部原创 2013-04-10 14:35:07 · 10804 阅读 · 2 评论 -
Timequest学习之一
EDN博客精华文章 作者:codeman set_input_delay/ set_output_delay 在与时钟选项定义的时钟相关的输入port上定义data arrival time,可将输入延时定义与上升沿或下降沿相关。 如果输入延时与简单的生成时钟相关,到生成时钟的clock arrival time要加到data arrival time上。 输入延时转载 2013-03-25 08:46:20 · 962 阅读 · 0 评论 -
crc校验的实现(移位寄存器)
LFSR的工作原理以及LFSR在CRC上的应用 一 LFSR线性反馈移位寄存器(LFSR)是内测试电路中最基本的标准模块结构,既用作伪随机测试码产生器,也作为压缩测试结果数据的特征分析器。一个n阶的LFSR由n个触发器和若干个异或门组成。在实际应用当中,主要用到两种类型的LFSR,即异或门外接线性反馈移位寄存器(IE型LFSR,图1)和异或门内接线性反馈移位寄存器(EE型LFS转载 2013-03-25 12:49:32 · 20632 阅读 · 0 评论 -
VGA时序及其原理
显示器扫描方式分为逐行扫描和隔行扫描:逐行扫描是扫描从屏幕左上角一点开始,从左像右逐点扫描,每扫描完一行,电子束回到屏幕的左边下一行的起始位置,在这期间,CRT对电子束进行消隐,每行结束时,用行同步信号进行同步;当扫描完所有的行,形成一帧,用场同步信号进行场同步,并使扫描回到屏幕左上方,同时进行场消隐,开始下一帧。隔行扫描是指电子束扫描时每隔一行扫一线,完成一屏后在返回来扫描剩下的线,隔行扫描的显转载 2013-04-04 10:55:47 · 1713 阅读 · 0 评论 -
SDRAM Controller参数设置
通过SDRAM controller与板上的SDRAM进行通信,在SOPC中加入SDRAM控制器,弹出如下对话框,里面具体参数说明如下。 一、Memory Profile参数设置Presets:在该下拉菜单中预设了一些常用的SDRAM的参数,选定某个型号的SDRAM后,会自动修改相应的设置。预设的SDRAM信号有:■ Micron MT8LSDT1664HG module■转载 2013-04-02 09:44:58 · 1820 阅读 · 0 评论 -
verilog的位宽与有符号问题
1.位宽 reg [5:0] reg_t; reg[3:0] reg_t2; initial begin reg_t= 4'd12 //6'b001100 reg_t2= 4'd12 //4'b1100 #10;原创 2013-04-02 15:22:27 · 6691 阅读 · 1 评论 -
nios ii时间编程
第一部分:系统时钟//-----nios-------时间编程#include #include #include #include #include #include #include #include #include "sys/time.h" alt_u32 u32_ticks;struct timeval t_time;原创 2013-05-15 15:28:31 · 2807 阅读 · 0 评论