FPGA结构简介

       FPGA(Field-Programmable Gate Array),也就是现场可编程门列阵，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，它是作为专用集成电路领域中的一种半定制电路出现的，解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以说FPGA是划时代的发明，接下来就说说FPGA的结构。（如有错误，请联系更改^_^）                                  FPGA由6部分组成，它们分别是：1、可编程输入/输出部分；2、基本可编程逻辑单元；3、嵌入式块RAM；4、丰富的布线资源；5、底层嵌入功能单元；6、内嵌专业硬核。下面我们分别介绍各个组成。

  一、可编程输入/输出部分。                                                                                                                                                           输入/输出单元简称I/O单元，它们是芯片与外界电路的接口部分，用于电气特征下对输入/输出信号的驱动与匹配需求。为了使FPGA有更灵活的应用，大多数FPGA的I/O单元被设计成可编程模式，即可以通过软件的灵活配置，可以适配不同的电气标准与I/O物理特征（可以调配阻抗特征，上下拉电阻；可以调整驱动电流的大小等）。随着ASIC工艺的飞速发展，可编程I/O支持的最高频率越来越快，一些高编FPGA通过DDR 寄存器技术，甚至可以支持高达2GBit/s的数据速率。                                        二、基本可编程逻辑单元 。                                                                                                                                                          基本可编程逻辑单元是非常重要的，它是可编程逻辑的主体，我们可以根据设计灵活地改变其内部的 连接与配置，完成不同的逻辑功能。FPGA一般是基于SRAM工艺的，其基本可编程逻辑单元几乎都是由查找表和寄存器组成的。FPGA内部查找表一般分为4个输入，查找表完成纯组合逻辑功能。                                                                                                                                 比较经典的基本可编程逻辑单元的配置是一个寄存器加一个查找表，但是不同的厂家寄存器和查找表也有一定的差异，而且寄存器与查找表的组合模式也会不同。比如，Altera可编程逻辑单元通常被称为LE，由一个寄存器加一个LUT构成，Altera的大多数FPGA将10个LE有机地组合在一起，构成更大的逻辑单元——逻辑阵列模块(LAB)，LAB中还包含了LE之间的进位链、LAB控制信号、局部互连线资源、LUT级链链、寄存器级联链等连线与控制资源。Xilinx可编程逻辑单元被称为Slice，由上下两个部分组成，每个部分都由一个寄存器加一个LUT组成，被称为LC。两个LC之间有一些公用逻辑，可以完成LC之间的配合与级联。Lattice的底部逻辑单元被称为PFU，由8个LUT和8~9个寄存器构成。当然这些配置结构都在随着器件的发展而不断更新，最新的一些可编程逻辑器件常常根据需求设计新的LUT和寄存器的配置比率，并优化其内部的连接构造。学习了解底层配置单元的LUT和寄存器比率可以对器件进行选型和规模估算。                                                                                                                    三、嵌入式块RAM 。                                                                                                                                                                     大多数的FPGA都有内嵌的块RAM，可编程的RAM模块大大地拓展了FPGA的应用范围和使用灵活性。FPGA内嵌的块RAM一般可以配置为单端口RAM，双端口RAM，伪双口RAM，CAM，FIFO等常用存储结构。                                                    四、丰富的布线资源。                                                                                                                                                                 布线资源联通FPGA内部的所有单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输速度，根据工艺、长度、宽度和分布位置的不同而划分为4中不同的类别。                                                                                                                                第一类：全局布线资源，用于芯片内部全局时钟和全局复位/置位的布线。                                                                                第二类：长线资源，用于完成芯片Bank间的高速信号和第二全局时钟信号的布线。                                                                    第三类：短线资源，用于完成基本逻辑单元之间的逻辑互连和布线。                                                                                        第四类：分布式的布线资源，用于专有时钟、复位等控制信号线。                                                                                            在实际中设计者不用直接选择布线资源，布局布线器可以自动地根据输入逻辑网表的拓扑结构和约束条件选择布线资源来联通各个模块单元。                                                                                                                                                                       五、底层嵌入功能单元。                                                                                                                                                            底层嵌入功能单元的概念比较笼统，这里指的是通用程度较高的嵌入式功能模块，比如PLL、DLL、DSP、CPU等，随着FPGA的发展，越来越多的模块被嵌入到FPGA的内部，以满足不同场合的需求。FPGA内部集成的DLL和PLL硬件电路用于完成时钟的高精度、低抖动的倍频、分频、占空比调整、相移等功能。DSP和CPU软处理核将FPGA由传统的硬件设计手段逐步过渡到系统设计平台。                                                                                                                                                                            六、内嵌专业硬核。                                                                                                                                                                这里的内嵌专用硬核与前面的底层嵌入单元是有区分的，这里讲的内嵌专用硬核主要指的是那些通用性相对较弱，不是所有FPGA器件都包含的硬核。我们称FPGA和CPLD为同样逻辑器件，是区别与专用集成电路而言的，其实FPGA内部也有2个阵营：一个是通用性强，目标市场范围很广，价格适中的FPGA。另一个是针对性较强，目标市场明确，价格较高的FPGA。

     以上就是FPGA的六个组成部分。