![](https://img-blog.csdnimg.cn/20201014180756738.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
TI_DSP学习
文章平均质量分 92
youbin2013
这个作者很懒,什么都没留下…
展开
-
对6713boot_loader的理解
对6713的引导程序的理解,二级bootloader。原创 2016-09-08 20:56:05 · 3375 阅读 · 5 评论 -
6713中断寄存器配置及存储映射
介绍6713中断寄存器配置和存储器映射原创 2016-09-06 22:13:01 · 9684 阅读 · 0 评论 -
找资料总结1553B总线协议知识和HI-1575数据手册
2016-07-08从网上找资料总结1553B总线协议知识和HI-1575数据手册1 1553B总线特点传输速率:1Mbit/s字长度20bit包括同步域3bit,消息块16bit,奇偶位1bit。信息量最大长度32个字。传输方式:半双工方式。传输协议:命令/响应方式。故障容错:双冗余方式,第二条处于热备份状态。信息格式:BC->RT RT ->BC RT-> RT原创 2016-09-04 10:06:56 · 5492 阅读 · 0 评论 -
6713_EMIF操作外部flash
6713_EMIF操作外部flash原创 2016-11-16 22:44:10 · 9473 阅读 · 2 评论 -
TI的C665X_DSP芯片的DDR3配置
6655时钟PLL配置与DDR3的配置1时钟概述PLL与PLL控制器的逻辑组成和处理流程如图1所示。PLL控制器能够通过PLLDIV1到PLLDIV16这些分频器灵活便利的配置和修改内部的时钟信号。PLL控制器也包含PLLM和SECCTL寄存器,如图1所示,这些寄存器能够配置好PLLM,OUTPUTDIVIDE和BYPASS的输出。PLL控制器决定DSP核心,外设或者其他模块...原创 2018-01-18 21:03:37 · 3879 阅读 · 0 评论 -
DM8148的DDR3如何配置
1 准备工具需要下载两张excel表格,一张是根据DDR3芯片型号计算DM8148的DDR3控制器的时序参数的表格,一张是根据PCB板子布线中CK trace长度与DQS trace长度来计算DDR3控制器的物理偏移参数的表格。DM814x-DDR-Controller-Register-Configuration-spreadsheet-v1.0.xls(时序表格);RatioSeed...原创 2019-05-24 22:32:58 · 662 阅读 · 0 评论 -
dsp图像数据流设计
DSP图像数据流设计DSP应用程序主要分为三个部分:采集、处理和显示。第一,采集是指应用层调用DSP底层驱动函数user_read_upp_data()将一帧RGB565视频格式数据储存到指定位置,该函数通过UPP接口接收FPGA的YCBCR图像数据,并按照特定公式转换成RGB565图像放置在用户指定的数组里;第二,处理是指将应用层按照实际需求将采集得到的图像进行处理,并在原图像上叠加...原创 2019-06-21 19:09:15 · 1349 阅读 · 0 评论