430时钟

430时钟

一、430时钟复位后的状态：

       XT1是LF模式，且选择外部晶振作为时钟输入，ACLK的时钟源是XT1CLK。

       MCLK与SMCLK的时钟源都是DCOCLKDIV。

       FLL工作且选择XT1CLK作为时钟源，由于XIN与XOUT引脚上电后作为普通引脚，所以晶振不能输入到单片机，同样的XT2也是需要配置成晶振引脚。

       如果XIN与XOUT引脚配置为晶振引脚，但由于上电后晶振不稳，FLL的时钟源选择REFOCLK时钟。MCLK=2M，SMCLK=1M。

二、时钟源

     1、VLO（Very-low-Power Low-Frequency-Oscillator）提供10K，用于对时钟要求不精确的应用。

     2、REFO，参考时钟，内部提供稳定的时钟源，可以作为FLL的时钟源，上电后晶振不稳定FLL时钟源切换到REFOCLK。

     3、XT1，外部低频时钟源，不需要外加额外电容，如果需要也可以加上，内部比较典型的选择12pF电容。选择低频时可以通过XT1DRIVE位倍频，选择高频输入通过XT１　　　　　DRIVE分频。XIN脚可以直接接外部信号通过ByPass模式，选择直接使用时，晶振XT1不起作用。

     4、XT2，同上

     5、DCO（Digitally-Controlled-Oscillator）数控振荡器，通过DCORSEL、DCO、MOD 调整频率。FLL稳定频率，其参考时钟源有三个（XT1CLK、REFOCLK、XT2）

           如果不需要使用FLL模块，将参考时钟源选择位设置为SELREF={7}。

           锁相环倍频输出：

                                                             

              Uo=fo/N

                                                   

                           因此   DCOCLK=D*（N+1）*（FLLREFCLK/n）DCOCLKDIV=（N+1）*（FLLREFCLK/n）    D默认为2，N=31，n=1   FLLREFCLK上电默认XT1CLK，如果XT1CLK无效则选择REFOCLK=32768。所以，上电后MCLK=2M，SMCLK=1M。

              默认情况FLL是开启的，可以通过SCG0或SCG1禁止，禁止后依然按照原设定好的运行。

              在没有FLL模块或者不实用FLL模块时,DCOCLK的设置通过DCORSEL、DCO、MOD 调整频率。

              1、DCORSELx负责DCO频率范围的选择

              2、DCOx负责DCO频率阶梯的选择

              3、MOD负责混合两个DCO频率，在Fdco与Fdco+1之间产生一个合适的频率。