面向ZC706移植的NVDLA移植

        本文主要是复现中科院研究生王磊同学的本科毕设，并对其一些细节进行了补充说明。参考的博客NVDLA Xilinx FPGA Mapping - 知乎 (zhihu.com)，博客非常详细，按照步骤操作即可。 本文会将博客中没有提到的坑做详细说明。

一.硬件部分移植

1.在创建VIVADO工程的时候不仅要导入芯片型号信息，还要加入xiangy板卡信息，否则会导致DDR3内存不正确，资源无法正确映射。如下图要分别在Parts和Boards选中芯片型号和板卡型号。

2.封装IP的过程中最后绑定时钟信号apb->csb clk axi->core clk 这个地方不做也可以，但是在Block Design处可能会出现严重警告

3.完成Block Design连线后，记得在address editor给apb分配内存

4.综合的时候要记得定义全局变量，关闭不必要的时钟电路

5.impletation 要选择分布对ip综合，就是综合的第二个选项，如果选择第一个会报错。

6.生成比特流的时候，要注意不要连接多余的引脚。

7.在SDK验证过程中要debugger as 再加图片信息，再全速运行，否则内存在变化，无法输出想要的信息。

二.软件部分移植

1.要注意在构建peta