2012年06月_ywhfdl

12月 08月 07月 06月 05月 04月 03月 02月

原创 verilog 语言实现任意分频

分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器（又称数字分频器）逐渐取代了正弦分频器。下面以Verilog HDL 语言为基础介绍占空比为50%的分

2012-06-07 11:29:23 53188 3

原创 xilinx Spartan 6 FPGA 　配置 SPI Flash 芯片

打开 iMPACT 1、双击 Boundary Scan2、在右边的空间区域右键单击已经找到了FPGA 芯片，但并未找到 Flash 芯片。选 NO 不配置 bit 文件至 FPGA ，当前配置为下载 bit 流至 FGPA的对话窗。要下载配置文件至　Flash芯片，必须先准备相应的文件。即　把　bit流　文件转为　Flash 芯片可以

2012-06-05 09:14:51 21517 5

原创 FPGA 学习一句话备忘录

学FPGA 1个月有余了，本人有一下体会，现每一个总结一句话如下：1、代码要规范。 verilog 跟C 一样，都要有良好的 Coding Standard（编程规范）。该换行的换行，改对齐的对齐，本人推荐一个代码编辑工具是 notepd++，支持很多种语言，无需安装语言包，安装包也很小，在几M，2、习惯英文为什么这么说呢，原因有2，

2012-06-02 23:39:00 2218 1

原创 QII中的几个Warning的解决方法

前几天看网上一个人说在仿经典基础程序按键消抖实验的时候0 error、0 warning，正好我也在仿这个实验，就想说看看我能不能也出现这样爽的结果，没想到最后出了6个warning，于是施展搜索大法，力争把几个warning消灭掉！1.Warning: An incorrect timescale is selected for the Verilog Output (.VO) file

2012-06-02 21:43:57 9368 2