高速电子线路的信号完整性设计(一)
北京理工大学电子工程系 于波
IC芯片的发展从封装形式来看,是芯片体积越来越小、引脚数越来越多。同时,由于近年来IC工艺的发展,使得其速度越来越高。由此可见,在当今快速发展的电子设计领域,由IC芯片构成的电子系统是朝着大规模、小体积、高速度的方向飞速发展的,而且发展速度越来越快。这样就带来了一个问题,即电子设计的体积减小导致电路的布局布线密度变大,而同时信号的频率还在提高,从而使得如何处理高速信号问题成为一个设计能否成功的关键因素。随着电子系统中逻辑和系统时钟频率的迅速提高和信号边沿不断变陡,印刷电路板的线迹互连和板层特性对系统电气性能的影响也越发重要。对于低频设计,线迹互连和板层的影响可以不考虑,当频率超过50MHz时,互连关系必须以传输线考虑,而在评定系统性能时也必须考虑印刷电路板板材的电参数。因此,高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问题。
2、高速电子设计的板级信号完整性
处理高速数字系统的振铃和串扰问题一直是一个令人头疼的问题,特别是在今天,越来越多的VLSI芯片工作在100MHz的频率以上,450MHz的CPU也将广泛应用,信号的边沿越来越陡(已达到ps级),这些高速器件性能的增加也给高速系统设计带来了困难。同时,高速系统的体积不断减小使得印制板的密度迅速提高。比较现在新的PC主板与几年前的主板,可以看到新的主板上加入了许多端接。信号完整性问题已经成为新一代高速产品设计中越来越值得注意的问题,这已是毋庸置疑的了。
信号完整性(Signal Integrity,简称SI)是指在信号线上的信号质量。差的信号完整性不是由某一单一 因素导致的,而是板级设计中多种因素共同引起的。主要的信号完整性问题包括