![](https://img-blog.csdnimg.cn/20201014180756780.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
ddr
sharky沙克扬
这个作者很懒,什么都没留下…
展开
-
(4)uboot之DDR SDRAM理解 一
SDRAM发展DDR SDRAM理解原创 2021-11-19 15:33:10 · 376 阅读 · 0 评论 -
(5)uboot之DDR SDRAM理解 二
硬件窥探Data Memory ControlOQTOQT:DDR SDRAM通过ODT管脚的高低电平进行开启关闭内部终端电阻,防止在数据总线频率高的时候产生的电容效应导致数据的错乱。引脚描述原创 2021-11-22 11:06:57 · 333 阅读 · 0 评论 -
(6)uboot之DDR SDRAM理解 三
DDR SDRAM 时序读/写的四个阶段第一阶段:command transport and decode第二阶段:in bank data movement第三阶段:in device data movement第四阶段:system data transport*上图中所示的DRAM Arrays 为DRAM BankArrays中的电路读过程图解*写过程图解*时序(厂商挤牙膏时刻)1)SDR SDRAM 时序图2)DDR1 SDRAM时序图相原创 2021-11-22 14:44:41 · 199 阅读 · 0 评论 -
(7)uboot之DDR SDRAM理解 四
状态转换图命令真值表寄存器设置原创 2021-11-22 17:04:15 · 313 阅读 · 0 评论 -
(8)uboot之DDR SDRAM理解 五
Samsung DDR2 SDRAM 时序读时序读过程的抽象时序图*时序写时序写过程的抽象时序图*刷新时间刷新时序对于多个bank同时打开行时,为了控制功耗只能启用4个bank,需要开启下一个bank则要关闭上一个bank。*:...原创 2021-11-23 11:34:44 · 708 阅读 · 0 评论 -
(9)uboot之DDR SDRAM理解 六
基于s5pv21对DDR2 SDRAM初始化DDR2 K4T1G08 | s5pv210 ——————————————————————————————Xm1 ADDR[0~15] -> MP1_0[0~7] -> MP1_1[0~7]Xm1 DATA[0~31] -> MP1_2[0~7] -> MP1_3[0~7] -> MP1_4[0~7] -> MP1_5[0~7] control -> MP1_6原创 2021-11-23 17:44:44 · 461 阅读 · 0 评论