- 博客(9)
- 收藏
- 关注
RSS订阅原创 ug476_7Series_Transceivers学习之接收
通道绑定也称为通道桌面或通道到通道桌面。当接收到序列时，GTX/GTH接收器可以确定每个通道之间的倾斜并调整RX弹性缓冲区的延迟，从而在RX fabric用户界面上呈现无倾斜的数据。为了实现这个功能，TX发送端在发送的数据流中加入一个同样的通道绑定序列，在RX接收端根据每一个lane检测到的通道绑定序列在各自的RX弹性缓冲器做相应的调整和延迟，最终使得各个lane的数据不存在偏移，在FPGA RX Interface的输出能和TX发送端发送的数据一样，功能如下图所示，左边是未对齐数据，右边是对齐的数据。
2024-01-04 13:42:06
1856
原创 serialio学习之8B/10B编码
因此，它非常适合用于对齐。在大多数情况下，其中一个符号有6个零和4个1，另一个符号有4个零和6个1（3b/4b,5b/6b）。监控1和0的总数，并根据使直流平衡恢复正常所需的内容选择下一个符号。加扰一种重新排序或编码数据的方法，使其看起来是随机的，但它仍然可以被解扰。刚才的表格中的以D开头的字符成为数据字符，它代表的是数据信息；② 将8bit数据改为10bit数据，使得编码后的0和1的数量相等，在宏观数据上直流被平衡掉了（也叫直流平衡）加扰：对数据重新排序或编码的一种方法，使其看起来是随机的，但可以解扰。
2024-01-04 10:21:23
1117
1
原创 ug476_7Series_Transceivers学习之接收
DCM是比较早的FPGA中使用的，比如Sparten-3和Virtex-4，后面的器件不再使用了。DCM的核心是DLL，即Delay Locked Loop，它是一个数字模块，可以产生不同相位的时钟、分频、倍频、相位动态调整等，但精度有限。，时钟倍频、分频、调节相位等都是可以用PLL，而且PLL是一个模拟电路，它产生的频率比DCM更加准备，jitter也更好，但PLL不能动态调整相位。为了实现这一点，编码器总是计算传输的1的数量和传输的0的数量之间的差异，并在传输的每个字符结束时，使差异+1或-1。
2024-01-03 16:44:42
1301
1
原创 ug476_7Series_Transceivers学习
Xilinx 以 Quad 来对串行高速收发器进行分组，四个串行高速收发器和一个 COMMOM（QPLL）组成一个 Quad，每一个串行高速收发器称为一个 Channel(通道），每个Quad包含四个GTXE2_CHANNEL原语（每个CHANNEL包含一个GTX），一个GTXE2_COMMON原语，两个专用外部参考时钟引脚对和专用参考时钟路由的分组；GTTXRESET是GTX/GTH收发器TX的初始化复位端口，GTRXRESET是GTX/GTH收发器RX的初始化复位端口。单一参考时钟是最常用的。
2024-01-02 17:45:22
1436
转载 【无标题】
主要是.dcp文件用于封装子模块或子工程辅助文件主要是.tcl(钩子脚本)和.dcp(增量编译)文件最近使用国内某公司的国产化芯片时，就用到了钩子脚本，用以给程序打补丁。按照手册打完补丁后，在设置中的综合、布局布线、生成比特流中，会看到.pre和.post里面已经有补丁脚本的路径。主要是.xdc和.tcl文件，包括管脚约束、时序约束、debug约束、位置约束等。HDL文件就是source里面用于综合和仿真的 .v和 .vhd文件。主要有HDL、IP、BD以及约束文件、网表文件和辅助文件。
2023-12-15 09:34:09
372
原创 2021-10-22
Task 02 西瓜书第二次打卡（第三章）3 线性模型3.1 基本形式基本形式：f(x)=w1x1+w2x2+⋯+wdxd+bf(x)=w_1x_1+w_2x_2+\dots+w_dx_d+bf(x)=w1x1+w2x2+⋯+wdxd+b即f(xi)=wTxi+bf(x_i)=w^Tx_i+bf(xi)=wTxi+b非线性模型：可在线性模型基础上通过引入层级结构或者高维映射得到。3.2 线性回归1.定义：线性回归试图学得一个线性模型以尽可能准确地预测实值输出标记试图学得：f(x
2021-10-22 11:02:37
362
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人