VLSI | 计算CMOS反相器的负载电容涉及的BSIM4中的相关参数

ref. 

1. SPICE Model Parameters for BSIM4.5.0 (ubc.ca)
2. PTM (umn.edu)

---

        来自UMN的Microelectronics Co-design Research Group给出了晶体管PTM模型可以在SPICE仿真中使用：PTM (umn.edu)，但是由于使用Google才能下载，因此搬运到了这里，给大家免费下载使用，0.01仅为刷账号销量，无盈利目的，如果侵犯您的权益，请与我联系。链接：MOS的Predictive Technology Model(PTM)免费下载

---

氧化层厚度tox：toxe、toxp、toxm

具体的，在模型中细分为以下参数：

toxp	Physical gate equivalent oxide thickness GPT解释仅供参考：物理栅极等效氧化层厚度。它是一个修正后的厚度值，用于更准确地反映MOSFET栅极的物理特性
toxe	Electrical gate equivalent oxide thickness GPT解释仅供参考：电气等效氧化层厚度。它是一个修正后的氧化层厚度值，用于更准确地反映MOSFET栅极的电气特性。
toxm	Gate oxide thickness at which parameters are extracted GPT解释仅供参考：用于提取和校准MOSFET模型参数的氧化层厚度。具体来说，toxm 是在器件制造过程中实际测量的氧化层厚度，并且是模型参数提取和仿真时的基准厚度。

结电容相关：mj、mjsw、pb、pbsw、cj、cjsw

• mj：底板结电容梯度系数。具体的，在模型中细分为以下参数：

mjs	表示源极与衬底之间的结电容的电势梯度系数
mjd	表示漏极与衬底之间的结电容的电势梯度系数

• mjsw：侧壁(side wall)结电容梯度系数。具体的，在模型中细分为以下参数：

mjsws	表示源极侧壁结电容的电势梯度系数
mjswd	表示漏极侧壁结电容的电势梯度系数
mjswgd	表示栅极侧壁结电容的电势梯度系数

• pb: 底板结电势势垒高度。具体的，在模型中细分为以下参数：

pbs	表示源极与衬底之间的结电势势垒高度
pbd	表示漏极与衬底之间的结电势势垒高度

• pbsw：侧壁(side wall)结电势势垒高度。具体的，在模型中细分为以下参数：

pbsws	表示源极侧壁结的电势势垒高度
pbswd	表示漏极侧壁结的电势势垒高度
pbswgd	表示栅极侧壁漏极结的电势势垒高度
pbswgs	表示栅极侧壁源极结的电势势垒高度

• cj: 底板零偏置条件下的结电容。具体的，在模型中细分为以下参数：

cjs	表示源极与衬底之间的零偏置条件下的结电容
cjd	表示漏极与衬底之间的零偏置条件下的结电容

• cjsw：侧壁(side wall)零偏置条件下的结电容。具体的，在模型中细分为以下参数：

cjsws	表示源极侧壁结的零偏置条件下的结电容
cjswd	表示漏极侧壁结的零偏置条件下的结电容
cjswgd	表示栅极侧壁漏极结的零偏置条件下的结电容
cjswgs	表示栅极侧壁源极结的零偏置条件下的结电容