PCB设计指南(5)参考平面

 

PCB设计指南(1)PCB板材料

PCB设计指南(2)层叠

PCB设计指南(3)爬电距离

PCB设计指南(4)阻抗受控传输线

PCB设计指南(5)参考平面

PCB设计指南(6)布线

PCB设计指南(7)过孔via

 

 

参考平面(Reference Planes)

很多时候多层PCB板上要放置电源平面和地平面，而且要在高速信号放在TOP层，那么地平面(Ground Plane)就要紧跟着放在第二层。参考平面的设计目的除了使传输线阻抗与设计要求匹配外，还有一个目的就是提供一个地电感的返回电流通路，使之减少电磁干扰(EMI)。

 

    

     一个流过交流信号的导线，横截面积可以被看做点电荷。所形成的电场如上图A，而形成的磁场与电场垂直，这样的话磁场就是一个以导线中心为圆心的同心圆。松散或没有电耦合使电流所流动形成的横向电磁(TEM)波，自由地向外部环境辐射，造成了严重的电磁干扰（EMI）。

    

 

       放置一个地平面(Ground plane)

 

当于在地平面反面存在一个镜像，方向相反的大小相等的电流这样的话，它们相反的磁场就会相互抵消掉了，但它们的电场合成。两个导体的横向电磁波(TEM)被它们的磁场所消耗了，不能向外辐射环境。只有很少很少的边沿场在外边合成(couple)，因此电了磁干扰(EMI)明显很小。

 

无论电流流到哪里，肯定有一个电流环路，最后流回电源。当信号电压改变时，电流通过传输线的分布电容流到返回通路，从而流回电源。

 

 

 

 

     返回电流必定选择流过阻抗最小的通路。

>任何系统上的电流必然要流回源；

>返回电流必然流过阻抗最小的通路，在大部分情况下就是电感最小的通路；

 

 

           A——信号通路

           B——低频最短返回通路(最小电阻)

           C——高频最短返回通路(最小电感)

   其实归根到底是返回电流会选择阻抗最小的通路。

 

    在高频的时候，返回电流流过最小电感的回路，而不是最小电阻的回路。究竟什么是”高频(high frequencies)”呢？可以参考下面例子。

 

 

例子：上图显示了一个参考平面(GND Plane)上面的微带线和U型走线的尺寸大小。A是源，负载在U型走线的另一端D点。非常低频(very low frequencies)的时候，返回电流将直接从负载D点流到源A点，在表面流过而不是沿着U型微带走线下面流回A点。在高频的时候，由于点A->B->C->D->A形成的环路面积(Loop area)很大，因而阻抗很大，而点A->B->C->D->C->B->A这个回路虽然比低频的时候长，但所形成的环路面积小，从而使形成的电感(也可以说阻抗)比较小，所以高频时返回电流选择沿着信号线下边的地平面所形成的回路流回电源。

 

 

       图2显示了PCB在1kHz时的电流密度，电流沿着走线从A(Source)流到D(Load)，截止直接从Load顺着地平参考面(ground-reference)流回源Source。

 

 

当频率变为1MHz时，电流就选择不同的路径。在这个频率下，返回电流不直接从Load流回Source，而是沿着走线下面流回Source。虽然这个路径的长度比图2的路径长度长，但电感小得多，因而阻抗小很多。

在50KHz的时候，一些返回电流选择直接路径(A->B->C->D->A)，一些返回电流选择长度长一些，电感低一些的路径。

这两条路径可以通过公式1所给出的计算矩形电感的近似公式算出

 

 

 使用这个公式，我们计算出低频路径(A->B->C->D->A)的电感为491nH；高频路径(A->B->C->D->C->B->A)的电感为10.7nH。走线的直流电阻为1.45欧姆，而低频路径(A->B->C->D->A)的电阻大约为4欧姆。

 

 

阻抗的大小是电感与电阻的合成。因为返回电流选择阻抗最小的回路，因此在这个例子中，800KHz是临界的频率。低于800KHz，返回电流回路将选择低频路径(A->B->C->D->A)，因为这条路径电阻最小。高于800KHz，返回电流主要选择高频路径(A->B->C->D->C->B->A)，因为这条路径有较小的电感。

 

上面的例子参考文章：

Design Tip:  Resistive vs. Inductive Return Current Paths

By Bruce Archambeault, Ph.D, IEEE Fellow

http://pcdandf.com/cms/magazine/95/5127

 

 

 

关于连接电感的估算可以参考下面的这篇文章：

MR EMC Laboratory Technical Report: TR01-1-030, Theodore Zeeff

Estimating the Connection Inductance of a Decoupling Capacitor  

 

 对上面的例子我们用mathematica5仿真也可以得到返回电流路径的临界频率大约在825KHz附近。

 

 

为了提供一个连续的，低阻抗的通路给返回电流，参考平面(电源和地平面)必须是一块大块的铜皮而不受孔洞和裂缝的影响。在参考平面上，过孔所造成的空隙不能妨碍返回的电流路径，这很重要。否则的话，这种情况下的返回电流将绕过裂缝流走。这样的话，电流所形成的电磁场都将干扰其他信号走线的场而引入串扰。此外，过孔所在地平面所形成的空隙会影响流过它的走线的阻抗，从而使得阻抗不连续和增加了电磁干扰(EMI)。

 

 

 

 

 

本文参考

1) What is Characteristic Impedance? ,Eric Bogatin,Bogatin Enterprises

 

 

2) Return Current Path of Imbalanced Differential Line Caused by Slot on Reference Plane and Symmetry Imbalance, Jongjoo Shim, Prof. Joungho Kim

 

 

3) Analysis of Return Current Path for Chip-Package-PCB Co-Design

 

 

4) Grounding Common Impedance Coupling Path Grounding Circuit Ground

 

 

5) Analysis of Return Current Path Depending on On-Chip Decoupling Capacitor, Chunghyun Ryu

 

 

 

     转载自：http://blog.ednchina.com/tengjingshu/388842/message.aspx

(1970.92 K) 该附件被下载次数 72

(326.00 K) 该附件被下载次数 75

(1970.92 K) 该附件被下载次数 78

(3093.42 K) 该附件被下载次数 76

(51.42 K) 该附件被下载次数 82

 

(117.92 K) 该附件被下载次数 75