关于`timescale（转载）

关于`timescale（转载） 
 
    在Verilog HDL 模型中，所有时延都用单位时间表述。使用`timescale编译器指令将时间单位与实际时间相关联。该指令用于定义时延的单位和时延精度。`timescale编译器指令格式为： 
 
 
 
`timescale time_unit / time_precision 
 
time_unit 和time_precision 由值1、10、和100以及单位s、ms、us、ns、ps和fs组成。例如： 
 
 
 
`timescale 1ns/100ps 
 
 
 
表示时延单位为1ns, 时延精度为100ps。`timescale 编译器指令在模块说明外部出现, 并且影响后面所有的时延值。例如: 
 
 
 
`timescale 1ns/ 100ps 
 
MODULE AndFunc (Z, A, B);